DOWNLOAD Sharp ER-A470 (serv.man2) Service Manual ↓ Size: 929.75 KB | Pages: 57 in PDF or view online for FREE

The break address register (BAR) is accessed through direct address
of FFFF00H~FFFFFFH. Entry number is 32 entry.

Fig. 6-3

Each BAR is composed of 4 byte address. Bit composition is as
follows:
4 is the enable register. The entry registers of the break address are
assigned to 

1

, 

2

, and 

3

. Each bit of address corresponds to each

bit position, writing to 

1

, 

2

, and 

3

 is performed without shifting. The

corresponding area is 1MB space of ROS1 and ROS2.

Fig. 6-4

Access to SSP break address register is performed through the tem-
porary register as shown below:

Fig. 6-5

Enable flags can be accessed individually. Though enable register 

4

can be accessed individually, writing to brake address registers 1 and
2 is performed at the same time as writing to brake address register

3

 through the temporary register. 

Therefore, set 

1

 and 

2

 to temporary, then write into 

3

 at last. 

Since the temporary register is commonly used by BAR sets, thefol-
lowing register setting is performed after completion ofsetting of each
break address register. 

3

Access to the enable register and the brake address register is only
possible when writing to them from the CPU. 

Information on which brake register the SSP brake is detected in is
read as binary data by reading address FFFFFFH (*1). 
Used in an expanded register. 
Normally is a reserve bit. Whenreading, fixed to 0.

If there are 32 break registers, binary expression is made with the
above 5 bits, and 0th is “00000

B

” and 31st is “11111

B

.” 

When detected simultaneously by two or more break registers,
onewith the smaller BAR number is read as binary data. 

The brake signals (NMI) and the above detection data (CMP0~4)
areheld until the above detection data are read. So read should be-
made in the NMI sub routine. (Clear by FFFFFFH read.)

*

1: FFFFFFH is not fulldecoded. (FFFF00H~FFFFFFH). There-

fore,unnecessary read access in parentheses should not be
performed. 

bit 7

6

5

4

3

2

1

0

0

0

CMP4

0

CMP3 CMP2 CMP1 CMP0 (FFFFFFH)

1

2

3

4

A19 A18 A17 A16 A15

A8

A7

A2

EN

Upper bits

Intermediate bits

Lower bits

Enable register

EN (bit7) = 1 Enable
               = 0 Inhibit

Don't care for "-----."

< BAR composition >

1

2

3

4

FFFF00

H

1

2

3

4

5

6

7

BAR0

BAR1

BAR2

7

0

1

2

3

4

A19 A18 A17 A16 A15

A8

A7

A2

EN

WR

WR

Temporary

Temporary

– 24 –

Fig. 7-1

The DP-730 is used as the R/J printer. The printer mechanical timing
control is made by the CPU through MPCA6. 

When the MTD is high, the motor rotates. 
When the MTD is low, the motor stops. 

<Motor lock protection>
When an abnormal load is applied to the mechanism, the DP (Dot
Pulse) frequency is checked to prevent against the motor burn-out,
the timing belt shift, and gear damage. If the following condition is
made, the CPU stops the motor rotation. 

1

When starting the motor: When the cycle from starting to the
100th pulse of DP is 16ms. (The one pulse cycle of DP is normally
555us.)

2

During constant rotation of the motor: When one pulse of DP is
1100us or more. 

The printer supplies the RP (Reset Pulse) signal, the HP (Home
Position) signal, and the DP (Dot Pulse) signal) to control printing
timing and conduction timing of solenoids. It also  supplies the VPJ
signal to detect the presence of validation paper. These sensor are
photo interrupters. 

1

RP (RJRST) signal
This signal is outputted once for every reciprocating motion of the
print head. It indicates the reference position of the HP signal. 
The rear edge of RP (OFF -- ON) is used as the signal. 

2

HP signal 
The pulse signal is outputted from the slit in the disk installed to
the DC motor shaft. It is used as the reference signal for starting
counting of the DP signal. It is generated once for twenty DP
signals. The rear edge of the HP signal (ON -- OFF) immediately
after generation of the RP signal is used as the signal. 

3

DP (RJTMG) signal
The pulse signal is outputted from the slit in the disk installed to
the DC motor shaft. It is used as the control signal for the print
solenoid and the paper feed solenoid.
The front edge of the output signal (ON -- OFF) is used as the
signal. 

4

VPJS (VPJ) signal
The presence of a validation card is detected by interruption of the
photo interrupter LED light by the validation card. 

CPU

Data
bus

MPCA6

DRIVER

PRINTER
(DP-730)

RECEIVER

Address bus

MTD

MPCA6

M

Speed limiter
circuit

R59

R93

+24V

C105

Main PWB side

Printer side

R92

COM

Q113

C87

MTD

DP

DP

Normal 555µs (516~590µs)

R60

Q8

C82

+5V

R61

R62

HP

HP

+5V

R63

Q9
C3198

C83

+5V

R64

R65

RJTMG

DP

+5V

C84

+5V

RJRST

RP

+5V

VPS

VPJS(NU)

+5V

R88

R68

MPCA6

CPU

R66

OFF

ON

555µs(TYP.)(516~590µS)

#1 #2

#3

#4

+5V

GND

+5V

GND

ON

ON

+5V

GND

OFF

OFF

RP

HP

DP

Relation ship among RP/HP/DP

1.5ms or above

The first HP after turning

OFF/ON RP.

20 cycles of DP (TYP.11.1ms)

50µs above

50µs above

Print area

* The waveforms are those indicated with arrow in Fig.3-3.

– 25 –

The DOT1 

∼

 DOT4 (the dot solenoid drive signals from the MPCA6)

are pulled up by the VRESE and converted into LOW by the driver IC.
A +24V voltage is applied to the solenoid. This operates the dot wire. 

The PFJ0 (the journal paper fed signal from the MPCA6) and the
PFR0 (the receipt paper feed signal) are pulled up by the VRESE and
converted into LOW level. A +24V voltage is applied to the solenoid.
This operates the paper feed solenoid. 

The STAMP0 (the stamp solenoid drive signal from the MPCA6) flows
through the driver IC to the solenoid. A +24V voltage is applied to the
solenoid. This operates the stamp.

 CAUTION 

If fuse F2 should be blown, the dot head solenoid may be shorted. Be
sure to check the head impedance and driver breakdown.

When fuse F2 is blown:

1

Remove F2, and perform the service resetting. The set the mode
switch to a position other than SRV and SRV’ and turn off the
power.

2

Install fuse F2 (1.5A) and turn on the power.
If the fuse blows with the above operation, driver STA401A may
be shorted.

3

Turn off the power.

4

Disconnect the printer cable from the printer. Measure impedance
between the printer body connector pin 5 and the following pins:
1, 3, 9, 11, 13, 21, 25
The impdenace must be 10.5

Ω

 

±

 10%.

If impedance is outside the above range, the dot solenoid is bad.
Replace the dot head unit.

VRESC

R53

R52

Q6

RA9

DOT1
~DOT4

IC8

DOT1~DOT4

RA9

IC9

DOT5~DOT7

DOT5
~DOT7

MPCA6

+5V

+24V

VRESC

R53

R52

Q6

RA9

PFJ0

PFJ0

R56

PFR0

MPCA6

+5V

+24V

PFR0

Q7

F2

IC9

IC10

STAMP0

STAMP

MPCA6

+24V

F2

IC10

VCOM

5

VCOM

7

VCOM

17

VCOM

23

DOT3

1

3

9

11

13

21

25

DOT7

DOT5

DOT2

DOT1

DOT4

DOT6

DOT1~DOT7

+24V

– 26 –

Fig. 8-1

The drawer is directly supported by the CPU. No action starts when
the power supply is not steady as the output stage of the driver is
pulled VP by VRESC signal.
Drawer open and close is sensed with the microswitch provided in the
drawer whose signal is level converted with R74 and R73 and directly
read by the CPU. 

The keys, switches, displays, timer/calendar, and buzzer are control-
led by the CKDC-4 on the display PWB.

Block diagram

Fig. 9-1

DR0

DRAW0

52

50

DOSP

C86

1000P

R74
1K

TD62308F

R73  4.7K

51

DR1

DRAW1

VRESC

CPU

+24V

Drawer
solenoid

+24V

R72
47K

IRQ
SHEN
STH
HTS
SCK
POFF
STOP
SRES

CKDCR

HOST
SYSTEM

7SEG-DISPLAY 10DIG

DOT-DISPLAY 12DIG

G

1~

G10

SA~

S

G

P0

,1

,4

CKDC 6

P2,3

D

IG00

D

IG15

S

EG00

S

EG15

DOT DISP CONT.
M66004EP

SRES,DCS,DSCK,DSO

ST0~3

KEX0,1

DECODER
LS138

DECODER
LS138

DECODER
HC153

DECODER
HC153

DI

S

P

S

L

SK

R

O

Q

BUZZ

BUZZER

CSFR
MODR

KR

0~

3

7SEG-DISPLAY 7DIG

Pop-up display

KEY BOARD

MAX. 128key
+ Paper feed key
     (R and J)

– 27 –