DOWNLOAD Sharp MX-6201N / MX-7001N (serv.man45) Service Manual ↓ Size: 18.45 MB | Pages: 127 in PDF or view online for FREE

Model
MX-6201N MX-7001N (serv.man45)
Pages
127
Size
18.45 MB
Type
PDF
Document
Service Manual
Brand
Device
Copying Equipment / MX6201 MX7001- Circuit Diagram
File
mx-6201n-mx-7001n-sm45.pdf
Date

Sharp MX-6201N / MX-7001N (serv.man45) Service Manual ▷ View online

MX-7001N  CIRCUIT DIAGRAM / 回路図  2 – 30
LCD14
LCD13
LCD11
LCD1
0
LCD
9
LCD8
LCD
7
LCD
6
LCD5
LCD4
LCD3
LCD2
LCD1
LCD
0
LCDCLK
LCD12
+
3
.3V
+
3
.3V
+
3
.3V
+
3
.3V
DGND
DGND
DGND
DGND
+
3
.3V
+
3
.3V
LCD_CP
{31
}
LCD_FRAME
{31
}
LCD_LP
{31
}
LCD_M
{31
}
FPD_CLK
{31
}
LCD
[14:
0]
{31
}
PWM2
{31
}
GPI_nDTCT_SYSDDR1
{1
0}
GPI_nDTCT_SYSDDR2
{1
0}
GPI_RYBY_BOOTPROG
{25
}
GPI_RYBY_PCLBUMON
{25
}
GPI_RYBY_FAXEXT
{25
}
GPI_RYBY_PSJ
{2
6}
GPO_BT_CHECK
{2
7}
GPO_RS232C_DTR
{28
}
GPO_RES_FAX2
{2
9}
GPI_nLOW_BAT
{2
7}
GPI_RS232C_DSR
{28
}
GPI_nFAX2CNCT
{2
9}
GPO_RST_PCU
{32
}
GPO_nRST_SCN
{32
}
GPI_nDTCT_LCLDDR1
{35
}
GPI_nDTCT_LCLDDR2
{35
}
RSVIN_IF1
{2
0}
RSVIN_IF2
{2
0}
RSVIN_IF3
{2
0}
LCD15
{31
}
LCD1
6{
31
}
LCD1
7{
31
}
GPO_nPCI1EXTENB
{33
}
GPI_nFAX1CNCT
{54
}
GPO_RES_FAX1
{54
}
SN
7
4LVC1G
0
4DCK
Do
w
n-
1
.9%
CP385
CP58
R348
2
.2KJ
C5
7
5
0.
1uF(B)
CP4
0
3
CP4
06
CP4
0
8
8
1
7
2
6
3
5
4
BR22
9
1
0
KJ
x4
CP41
0
CP4
0
4
R351
4
70
J
CP3
9
1
CP383
R353
33J
R34
7
1
0
KJ
CP38
6
1
2
3
X5
18
.000
MH
z(CSTCE-V)
CP3
9
5
CP4
0
1
CP4
09
CP4
0
2
CP4
0
5
CP382
CP388
KP2
9
8
1
7
2
6
3
5
4
BR23
0
4
7
KJ
x4
CP3
99
GP
7
N
.C
.(internal
int)
AE12
GPIO
[1
]/ire
q
1_intr
AF12
GPIO
[2
]/ire
q
2_intr
AD13
GPIO
[3
]/ire
q
3_intr
AE13
GPIO
[4
]
AF13
GPIO
[5
]
AF14
GPIO
[6]
AE14
GPIO
[7]
AD14
GPIO
[8
]
AF15
GPIO
[9]
AE15
GPIO
[1
0]
AC15
GPIO
[11
]
AD15
GPIO
[12
]
AF1
6
GPIO
[13
]
AE1
6
GPIO
[14
]
AC1
6
GPIO
[15
]
AD1
6
GPIO
[1
6]
AF1
7
LCDCLK
AB25
GPO
[0]
/PWM2
AE1
7
GPO
[1
]
AD1
7
GPO
[2
]
AF18
GPO
[3
]
AE18
GPO
[4
]
AC18
GPO
[5
]
AD18
GPO
[6]
AF1
9
GPO
[7]
AE1
9
GPO
[8
]
AC1
9
GPO
[9]
AD1
9
GPO
[1
0]
AF2
0
GPO
[11
]
AE2
0
GPO
[12
]
AC2
0
GPO
[13
]
AD2
0
GPO
[14
]
AF21
GPO
[15
]
AE21
GPO
[1
6]
AC21
CP
Y23
FPD_CLK
AF22
FRAME
AA25
LCD
[0]
AD21
LCD
[1
]
AA24
LCD
[2
]
AE22
LCD
[3
]
AF23
LCD
[4
]
AD22
LCD
[5
]
AE23
LCD
[6]
AF24
LCD
[7]
AE24
LCD
[8
]
AF25
LCD
[9]
AD23
LCD
[1
0]
AE2
6
LCD
[11
]
AD25
LCD
[12
]
AC24
LCD
[13
]
AD2
6
LCD
[14
]
AC25
LCD
[15
]
AC2
6
LCD
[1
6]
Y24
LCD
[1
7]
Y25
LP
AB24
M
AA2
6
GPIO
LCDC
IC51C
IF
ASIC
IF
AS
IC
3/5
LCDC
IC51C
S1
3
FRSEL
6
XIN/CLK
1
SSCLK
5
S
0
4
VSS
2
VDD
7
XOUT
8
IC
6
CY25812SXC
CP3
9
4
CP3
9
3
CP4
00
CP381
CP4
07
CP3
79
CP384
NC
1
A
2
GND
3
Y
4
VCC
5
IC
9
2
SN
7
4LVC1G
0
4DCK
Y=/A
R354
22J
CP38
0
CP3
9
8
CP38
9
CP3
97
GP1
7
CP3
9
2
R352
22J
C28
0.
1uF(B)
CP3
90
5
5
4
4
3
3
2
2
1
1
D
D
C
C
B
B
A
A
MFPC
PWB
(IF
AS
IC
:L
CDC
,G
P
IO)
20
/52
(22)
MX-7001N  CIRCUIT DIAGRAM / 回路図  2 – 31
SD_DMD
Q
M
SD_D
Q
5
SD_D
Q6
SD_D
Q7
SD_D
Q
8
SD_D
Q9
SD_DMCS
SD_D
Q
13
SD_D
Q
12
SD_D
Q
11
SD_D
Q
1
0
SD_D
Q
15
SD_D
Q
14
SD_A3
SD_A
9
SD_BA
0
SD_A11
SD_A1
0
SD_A
0
SD_BA1
SD_A4
SD_CAS
SD_A1
SD_A2
SD_D
Q0
SD_A
7
SD_A5
SD_A12
SD_RAS
SD_A8
SD_D
Q
2
SD_A
6
SD_D
Q
1
SD_WE
SD_D
Q
4
SD_D
Q
3
SD_DMCKE
PCI1_CBE
0
PCI1_CBE1
PCI1_CBE2
PCI1_CBE3
SD_D
Q
5
SD_D
Q6
SD_D
Q7
SD_D
Q
8
SD_D
Q9
SD_D
Q
13
SD_D
Q
12
SD_D
Q
11
SD_D
Q
1
0
SD_D
Q
15
SD_D
Q
14
SD_D
Q0
SD_D
Q
2
SD_D
Q
1
SD_D
Q
4
SD_D
Q
3
DMCLK
0
SD_A
0
SD_A4
SD_A3
SD_A2
SD_A1
SD_A12
SD_A11
SD_A1
0
SD_A
9
SD_A8
SD_A
7
SD_A
6
SD_A5
SD_RAS
SD_CAS
SD_WE
SD_DMD
Q
M
SD_BA1
SD_BA
0
SD_DMCS
SD_DMCKE
PCI1_AD13
DMCLK
0
PCI1_AD2
7
PCI1_AD2
6
PCI1_AD25
PCI1_AD24
PCI1_AD11
PCI1_AD1
0
PCI1_AD
9
PCI1_AD8
PCI1_AD1
9
PCI1_AD18
PCI1_AD1
7
PCI1_AD1
6
PCI1_AD15
PCI1_AD14
PCI1_AD13
PCI1_AD12
PCI1_AD23
PCI1_AD22
PCI1_AD21
PCI1_AD2
0
PCI1_AD3
PCI1_AD2
PCI1_AD1
PCI1_AD
0
PCI1_AD31
PCI1_AD3
0
PCI1_AD2
9
PCI1_AD28
PCI1_AD
7
PCI1_AD
6
PCI1_AD5
PCI1_AD4
+
3
.3V
DGND
DGND
DGND
+
3
.3V
PCI1_CBE
[3:
0]
{12
,1
7,
33
}
IF_PCI1_CLK
{4
}
PCI1_FRAME
{12
,1
7,
33
}
PCI1_PAR
{12
,1
7,
33
}
PCI1_DEVSEL
{12
,1
7,
33
}
IF_GNT
{12
}
IF_RE
Q{
12
}
PCI1_INTA_PU
{7,
12
,1
7,
33
}
PCI1_SERR
{12
,1
7,
33
}
PCI1_IRDY
{12
,1
7,
33
}
PCI1_PERR
{12
,1
7,
33
}
nPCI1_RST
{6,
17,
33
}
PCI1_TRDY
{12
,1
7,
33
}
PCI1_STOP
{12
,1
7,
33
}
PCI1_PME
{7,
1
7,
33
}
PCI1_AD
[31:
0]
{12
,1
7,
33
}
PCI_AD
[0]
B
0
8
PCI_AD
[1
]
A
0
8
PCI_AD
[2
]
D
09
PCI_AD
[3
]
C
09
PCI_AD
[4
]
C1
0
PCI_AD
[5
]
B1
0
PCI_AD
[6]
A1
0
PCI_AD
[7]
C12
PCI_AD
[8
]
B
09
PCI_AD
[9]
C11
PCI_AD
[1
0]
D11
PCI_AD
[11
]
B11
PCI_AD
[12
]
A11
PCI_AD
[13
]
D12
PCI_AD
[14
]
B12
PCI_AD
[15
]
A12
PCI_AD
[1
6]
D1
6
PCI_AD
[1
7]
C1
6
PCI_AD
[18
]
B1
7
PCI_AD
[1
9]
C1
7
PCI_AD
[2
0]
A18
PCI_AD
[21
]
B18
PCI_AD
[22
]
C18
PCI_AD
[23
]
A1
9
PCI_AD
[24
]
A1
7
PCI_AD
[25
]
D18
PCI_AD
[2
6]
B1
9
PCI_AD
[2
7]
D1
9
PCI_AD
[28
]
C1
9
PCI_AD
[2
9]
A2
0
PCI_AD
[3
0]
B2
0
PCI_AD
[31
]
D2
0
PCI_CBE
[0]
A
09
PCI_CBE
[1
]
C13
PCI_CBE
[2
]
B1
6
PCI_CBE
[3
]
C2
0
PCI_CLK
C
0
8
PCI_IDSEL
A1
6
PCI_M
66
EN
C
07
PCI_PAR
A13
XPCI_DEVSEL
A14
XPCI_FRAME
B15
XPCI_GNT
B21
XPCI_IRDY
C15
XPCI_PERR
B13
XPCI_RST
B
07
XPCI_STOP
A15
XPCI_TRDY
D15
SDD
Q[0]
V24
SDD
Q[
1
]
U24
SDD
Q[
2
]
T24
SDD
Q[
3
]
T23
SDD
Q[
4
]
R24
SDD
Q[
5
]
R23
SDD
Q[6]
P24
SDD
Q[7]
N24
SDD
Q[
8
]
R25
SDD
Q[9]
R2
6
SDD
Q[
1
0]
T25
SDD
Q[
11
]
T2
6
SDD
Q[
12
]
U25
SDD
Q[
13
]
U2
6
SDD
Q[
14
]
V25
SDD
Q[
15
]
V2
6
XPCI_INTA
D
0
8
XPCI_PME
A
07
XPCI_RE
Q
A21
XPCI_SERR
B14
SDA
[0]
G2
6
SDA
[1
]
H23
SDA
[2
]
H24
SDA
[3
]
H25
SDA
[4
]
H2
6
SDA
[5
]
J23
SDA
[6]
J24
SDA
[7]
J25
SDA
[8
]
J2
6
SDA
[9]
K24
SDA
[1
0]
K25
SDA
[11
]
K2
6
SDA
[12
]
L24
SDBA
[0]
L2
6
SDBA
[1
]
L25
SDCKE
N25
SDCLK
P2
6
XSDCAS
M2
6
XSDCS
M24
SDD
Q
M
M23
XSDRAS
M25
XSDWE
N2
6
PCI
2
.2
SDRAM
I/F
IC51D
IF
ASIC
<
Im
ple
m
entation
Pat
h
>
IF
AS
IC
4/5
PCI
2
.2
SDRAM
I/F
IC51D
IF
ASIC
KP13KP13
8
1
7
2
6
3
5
4
BR3
6
54
7
KJ
x4
1
2
C435 0.
1uF(B)
8
1
7
2
6
3
5
4
BR23
6
5
6
Jx
4
8
1
7
2
6
3
5
4
BR3
66
4
7
KJ
x4
8
1
7
2
6
3
5
4
BR3
6
44
7
KJ
x4
8
1
7
2
6
3
5
4
BR24
6
4
7
KJ
x4
1
2
C
7
8
6
0.
1uF(B)
8
1
7
2
6
3
5
4
BR242
5
6
Jx
4
8
1
7
2
6
3
5
4
BR238
5
6
Jx
4
C355
1
0
uF(2
0
12)
R35
7
1
00
J
R35
7
1
00
J
BA
0
2
0
VDD
Q
3
BA1
21
D
Q
1
4
A1
0
/AP
22
D
Q
2
5
A
0
23
VSS
Q
6
D
Q
3
7
VDD
14
D
Q
ML
15
WE
1
6
CAS
1
7
VDD
1
D
Q0
2
VDD
2
7
D
Q7
13
A3
2
6
VSS
Q
12
A2
25
D
Q6
11
A1
24
D
Q
5
1
0
VDD
Q
9
CS
1
9
RAS
18
D
Q
4
8
VSS
28
A4
2
9
A5
3
0
A
6
31
A
7
32
A8
33
A
9
34
A11
35
A12
3
6
CKE
3
7
CLK
38
D
Q
MH
3
9
NC
4
0
VSS
41
D
Q
8
42
VDD
Q
43
D
Q9
44
D
Q
1
0
45
VSS
Q
4
6
D
Q
11
4
7
D
Q
12
48
VDD
Q
4
9
D
Q
13
5
0
D
Q
14
51
VSS
Q
52
D
Q
15
53
VSS
54
IC55
VHISD8M1
6
L1-1
IC55
8
1
7
2
6
3
5
4
BR23
9
5
6
Jx
4
1
2
C4
06
0.
1uF(B)
R35
9
33J
R35
9
33J
C
7
43
1
000
pF
C
7
43
1
000
pF
5
5
4
4
3
3
2
2
1
1
D
D
C
C
B
B
A
A
MFPC
PWB
(IF
AS
IC
:PC
I,
S
DR
A
M
IF)
21/52
(23)
MX-7001N  CIRCUIT DIAGRAM / 回路図  2 – 32
DGND
DGND
DGND
+
3
.3V_IFIO
+
1
.8V_IFCORE
+
1
.8V
DGND
DGND
DGND
+
3
.3V
DGND
DGND
+
1
.8V_IFCORE
+
3
.3V_IFIO
8
7
2
6
3
5
4
1
BC158
0.
1uF
x4(B)
8
7
2
6
3
5
4
1
BC15
7
0.
1uF
x4(B)
C42
6
1
0
uF(2
0
12)
8
7
2
6
3
5
4
1
BC
9
4
0.
1uF
x4(B)
1
2
L3
0
BLM18PG121SN1(1
60
8)
C854
1uF(1
60
8:B)
C855
1uF(1
60
8:B)
CP413
C4
07
1
0
uF(2
0
12)
8
7
2
6
3
5
4
1
BC
9
5
0.
1uF
x4(B)
N/C
A
0
2
N/C
A
06
N/C
C14
N/C
C21
N/C
D21
N/C
E
0
2
N/C
E
0
3
N/C
F
0
2
N/C
G
0
1
N/C
G
0
2
N/C
H
0
3
N/C
H
0
4
N/C
K
0
2
N/C
K
0
3
N/C
N
0
2
N/C
P25
vdd2
AA23
vdd2
AB
0
4
vdd2
AC
06
vdd2
AC13
vdd2
AC1
7
vdd2
AC22
vdd2
D
06
vdd2
D1
0
vdd2
D14
vdd2
D22
vdd2
E23
vdd2
F
0
4
vdd2
K23
vdd2
N
0
4
vdd2
P23
vdd2
U
0
4
vddio33
AC1
0
vddio33
AC14
vddio33
D13
vddio33
D1
7
vddio33
K
0
4
vddio33
N23
vddio33
P
0
4
vddio33
U23
vss
AB23
vss
AC
0
4
vss
AC
0
5
vss
AC23
vss
AD
0
3
vss
AD24
vss
AE
0
2
vss
AE25
vss
B
0
2
vss
B25
vss
C
0
3
vss
C24
vss
D
0
4
vss
D
0
5
vss
D23
vss
E
0
4
vss
L11
vss
L12
vss
L13
vss
L14
vss
L15
vss
L1
6
vss
M11
vss
M12
vss
M13
vss
M14
vss
M15
vss
T1
6
vss
T15
vss
T14
vss
T13
vss
T12
vss
T11
vss
R1
6
vss
R15
vss
R14
vss
R13
vss
R12
vss
R11
vss
P1
6
vss
P15
vss
P14
vss
P13
vss
P12
vss
P11
vss
N1
6
vss
N15
vss
N14
vss
N13
vss
N12
vss
N11
vss
M1
6
N/C
AB2
6
N/C
L23
N/C
W23
POWER
GND
IC51E
IF
ASIC
IF
AS
IC5
/5
IF
ASIC
<
Im
ple
m
entation
Pat
h
>
8
7
2
6
3
5
4
1
BC
99
0.
1uF
x4(B)
8
7
2
6
3
5
4
1
BC
97
0.
1uF
x4(B)
1
2
L31 BLM18PG121SN1(1
60
8)
8
7
2
6
3
5
4
1
BC1
00
0.
1uF
x4(B)
8
7
2
6
3
5
4
1
BC142
0.
1uF
x4(B)
C858
1uF(1
60
8:B)
8
7
2
6
3
5
4
1
BC
96
0.
1uF
x4(B)
C85
7
1uF(1
60
8:B)
8
7
2
6
3
5
4
1
BC1
0
1
0.
1uF
x4(B)
8
7
2
6
3
5
4
1
BC
9
8
0.
1uF
x4(B)
C85
6
1uF(1
60
8:B)
CP412
5
5
4
4
3
3
2
2
1
1
D
D
C
C
B
B
A
A
MFPC
PWB
(IF
AS
IC
:POWER
G
N
D)
22/52
(2
4)
MX-7001N  CIRCUIT DIAGRAM / 回路図  2 – 33
ROM_BA14
ROM_BA5
ROM_BA20
ROM_BA12
ROM_BA13
ROM_BA16
ROM_BA4
ROM_BA9
ROM_BA7
ROM_BA15
ROM_BA22
ROM_BA2
ROM_BA11
ROM_BA10
ROM_BA17
ROM_BA18
ROM_BA6
ROM_BA8
ROM_BA3
ROM_BA21
ROM_BA19
FVPP
ROM_BA23
ROM_BD[31:0]
nWP_BOOT
nWP_PROG
FVPP
ROM_BA[23:2]
ROM_BA14
ROM_BA5
ROM_BA20
ROM_BA12
ROM_BA13
ROM_BA16
ROM_BA4
ROM_BA9
ROM_BA7
ROM_BA15
ROM_BA22
ROM_BA2
ROM_BA11
ROM_BA10
ROM_BA17
ROM_BA18
ROM_BA6
ROM_BA8
ROM_BA3
ROM_BA21
ROM_BA19
ROM_BA23
FVPP
nWP_PCL
ROM_BD25
ROM_BD23
ROM_BD18
ROM_BD13
ROM_BD20
ROM_BD19
ROM_BD31
ROM_BD1
ROM_BD16
ROM_BD15
ROM_BD14
ROM_BD7
ROM_BD3
ROM_BD22
ROM_BD21
ROM_BD10
ROM_BD4
ROM_BD8
ROM_BD17
ROM_BD9
ROM_BD6
ROM_BD30
ROM_BD29
ROM_BD28
ROM_BD11
ROM_BD0
ROM_BD24
ROM_BD12
ROM_BD27
ROM_BD26
ROM_BD5
ROM_BD2
GPI_RYBY_BOOTPROG
nWP_PROG
FVPP
ROM_BA14
ROM_BA5
ROM_BA20
ROM_BA12
ROM_BA13
ROM_BA16
ROM_BA4
ROM_BA9
ROM_BA7
ROM_BA15
ROM_BA22
ROM_BA2
ROM_BA11
ROM_BA10
ROM_BA17
ROM_BA18
ROM_BA6
ROM_BA8
ROM_BA3
ROM_BA21
ROM_BA19
ROM_BA23
GPI_RYBY_BOOTPROG
ROM_BD25
ROM_BD23
ROM_BD18
ROM_BD13
ROM_BD20
ROM_BD19
ROM_BD31
ROM_BD1
ROM_BD16
ROM_BD15
ROM_BD14
ROM_BD7
ROM_BD3
ROM_BD22
ROM_BD21
ROM_BD10
ROM_BD4
ROM_BD8
ROM_BD17
ROM_BD9
ROM_BD6
ROM_BD30
ROM_BD29
ROM_BD28
ROM_BD11
ROM_BD0
ROM_BD24
ROM_BD12
ROM_BD27
ROM_BD26
ROM_BD5
ROM_BD2
nWP_BOOT
nWP_PROG
AD25
AD23
AD18
AD13
AD31
AD20
AD19
AD16
AD15
AD14
AD7
AD3
AD22
AD21
AD10
AD4
AD8
AD17
AD9
AD6
AD30
AD29
AD28
AD11
AD24
AD12
AD27
AD26
AD5
AD2
AD1
AD0
+3.3V
+3.3V
DGND
DGND
+3.3V
DGND
DGND
+3.3V
+3.3V
+3.3V
DGND
+3.3V
DGND
+3.3V
ROM_BA[23:2]
{18,26,51}
ROM_BD[31:0]
{18,26}
nFROM_RST
{6,26}
GPI_nFVPPENB
{43}
VPPW_EXT {29,31,33,54}
GPI_DIPSW_DETECT
{43}
LBUS_BOOT_CS
{13}
LBUS_ROM_OE
{18}
LBUS_ROM_WE
{18}
LBUS_ROM_WE
{18}
LBUS_ROM_OE
{18}
LBUS_GEN_CS0
{13,18}
{13,18}
{18}
{18}
nFROM_RST
{6,26}
{6,2
GPI_CNUPDATE
{43}
FVPP
{26}
GPI_RYBY_BOOTPROG
{22}
GP
{22}
LBUS_ROM_WE
{18}
LBUS_ROM_OE
{18}
nGEN_CS3_6
{21}
nFROM_RST
{6,26}
FVPP_SIG {51}
nWP_PCL {51
nWP_BOOT {5
nWP_PROG {
AD[31:0]
{13,18,21}
"BOOT"
16MB
Writable
"Program 1"
16MB
Writable
"BOOT"
"Program 1"
"Program 2 / USR"
"Program 2 / USR"
16MB(MAX)
Writable
CP414
CP414
C502
0.1uF(B)
R364
10KJ
R362
2.2KJ
C438
0.1uF(B)
D15/A_1
12
A0
13
A1
14
A2
15
A3
16
A4
17
A5
18
A6
28
A7
31
A8
32
A9
29
A10
33
A11
34
A12
36
A13
65
A14
66
A15
67
A16
68
A17
69
A18
70
A19
71
D0
2
D1
3
D2
4
D3
5
D4
6
D5
7
D6
8
D7
9
D8
21
D9
22
D10
23
D11
24
D12
25
D13
26
D14
27
D15/A_1
35
D16
37
D17
38
D18
49
D19
50
D20
51
D21
52
D22
53
D23
54
D24
56
D25
57
D26
58
D27
60
D28
59
D29
62
D30
63
D31
64
RP
19
RY/BY
45
BYTE
48
VPP
55
1CE
40
A20
41
2CE
42
N.C
43
OE
44
WP
46
WE
47
A21
11
VCC
10
GND
30
VCC
61
GND
1
GND
20
GND
39
N.C
72
CN11
DMM2-SD72AR-113-F
CN11
DMM2-SD72AR-113-F
R367
2.2KJ
C437
0.1uF(B)
D15/A_1
12
A0
13
A1
14
A2
15
A3
16
A4
17
A5
18
A6
28
A7
31
A8
32
A9
29
A10
33
A11
34
A12
36
A13
65
A14
66
A15
67
A16
68
A17
69
A18
70
A19
71
D0
2
D1
3
D2
4
D3
5
D4
6
D5
7
D6
8
D7
9
D8
21
D9
22
D10
23
D11
24
D12
25
D13
26
D14
27
D15/A_1
35
D16
37
D17
38
D18
49
D19
50
D20
51
D21
52
D22
53
D23
54
D24
56
D25
57
D26
58
D27
60
D28
59
D29
62
D30
63
D31
64
RP
19
RY/BY
45
BYTE
48
VPP
55
1CE
40
A20
41
2CE
42
N.C
43
OE
44
WP
46
WE
47
A21
11
VCC
10
GND
30
VCC
61
GND
1
GND
20
GND
39
N.C
72
CN12
DMM2-SD72AR-113-F
D15/A_1
12
A0
13
A1
14
A2
15
A3
16
A4
17
A5
18
A6
28
A7
31
A8
32
A9
29
A10
33
A11
34
A12
36
A13
65
A14
66
A15
67
A16
68
A17
69
A18
70
A19
71
D0
2
D1
3
D2
4
D3
5
D4
6
D5
7
D6
8
D7
9
D8
21
D9
22
D10
23
D11
24
D12
25
D13
26
D14
27
D15/A_1
35
D16
37
D17
38
D18
49
D19
50
D20
51
D21
52
D22
53
D23
54
D24
56
D25
57
D26
58
D27
60
D28
59
D29
62
D30
63
D31
64
RP
19
RY/BY
45
BYTE
48
VPP
55
1CE
40
A20
41
2CE
42
N.C
43
OE
44
WP
46
WE
47
A21
11
VCC
10
GND
30
VCC
61
GND
1
GND
20
GND
39
N.C
72
CN29
DMM2-SD72AR-113-F
D
G
S
FET1
SSM3J09FU
R365
47KJ
C439
0.1uF(B)
R363
2.2KJ
C436
0.1uF(B)
C448
10uF(2012)
R366
47KJ
A1
1
A2
2
B1
4
B2
3
SW2
KSP22
ON
C517
0.1uF(B)
5
5
4
4
3
3
D
C
B
A
MFPC PWB (72pin DIMM Sockets)
Page of 127
Display

Click on the first or last page to see other MX-6201N / MX-7001N (serv.man45) service manuals if exist.