DOWNLOAD Sharp UP-3500 (serv.man29) Service Manual ↓ Size: 19.97 MB | Pages: 62 in PDF or view online for FREE

Model
UP-3500 (serv.man29)
Pages
62
Size
19.97 MB
Type
PDF
Document
Service Manual
Brand
Device
EPOS / UP3500 Hardware Service Manual
File
up-3500-sm29.pdf
Date
PREV: Sharp UP-3500 (serv.man28) Service Manual

Sharp UP-3500 (serv.man29) Service Manual ▷ View online

UP-3500 (V)
DISASSEMBLY AND ASSEMBLY
– 15 –
6. Inverter PWB removal
1) Remove four screws 
A and two screws B, and remove the hinge.
A: Clamping: 5.0±0.5kgf.cm
B: Clamping: 3.5±0.5kgf.cm
2) Remove two screws, and remove the inverter cover and the inverter
unit.
Clamping: 3.5±0.5kgf.cm
3) Release one pawl, and remove the inverter PWB. 
Disconnect the connector at two positions.
7. LCD disassembly 
1) Disconnect the one connector. Remove the ten screws, and
remove the LCD unit.
Clamping: 3.0±0.5kgf.cm
2) Remove the two screws, two shafts, and four washers. Remove the
angle from the LCD unit.
Clamping: 1.5±0.2kgf.cm
3) Remove the two screws, and disconnect the one connector.
Remove the protection sheet, and remove the LED PWB.
Clamping: 3.5±0.5kgf.cm
A
A
A
B
B
UP-3500 (V)
HARDWARE DESCRIPTION
– 16 –
CHAPTER 7.  HARDWARE DESCRIPTION
1. BLOCK DIAGRAM
CPU  clock
㧦 200MHz
 
Bus clock
㧦 33MHz
 
Peripheral clock
㧦 16.6667MHz
Bus endian setting 㧦 Little endian
Controller
Synchronization type serial
Synchronization type 
serial
Synchronization type serial
Synchronization type serial
Async type serial
Bus connect
Rear display
Interface
Contactless clerk 
Contactless clerk key 
Ethernet Controller
etc.
Key
UART
UP-P20DP
OPTION MCR
UP-I20DP
INVERTER
Flash ROM
4MB (NOR)
SRAM
4MB
˜16
R
A
M
C
N
50
LCDC 
VRAM
Contactless clerk
8MB
Operator Display
12.1inch
TFTLCD
Use by switching the Flash ROM
UP-3500 (V)
HARDWARE DESCRIPTION
– 17 –
2. MAJOR DEVICES
3. MEMORY MAP
3-1. NORMAL OPERATION
3-2. WHEN IPL
CPU
Renesas SH7760 (HD6417760BL200A)
256PIN BGA
SDRAM 
8MB (64Mbit) SAMSUNG K6S643232H-TC/
L70 (
×
32) - 32bit connection
FLASH
memory 
4MB (32Mbit) SPANSION S29GL032A90TFIR4
 (MIRRORBIT)  
48pin bottom (00 side) boot 
...
16bit connection
SRAM     
2MB (16Mbit) 16bit connection (8bit access enable) 
CYPRESS CY62167DV30
Expansion 
SRAM
4MB (32Mbit) 48PIN TSOPI 16Mbit 
×
2pcs.
8bit connection 
×
2 = 16bit connection
CYPRESS CY62127DV30
LCDC           
EPSON S1D13513
LAN 
CONTROLLER
10/100base-T Smsc LAN9118 Rev.C
ASIC (FPGA) 
XILINX  XC3S250E 208PIN
8251
 
×
3 16450
 
×
6 Software interrupt, 
built-in timer
LCD
BOE Hydis HT121X01-101
Touch panel
Fujitsu 4-wire type, 12.1inch
Touch panel
controller 
Asahi Kasei AK4182A
Clock/Key/
Rear display 
controller
Newly developed controller conforming to Old 
Hitachi series CKDC
Area 
Bus 
width
Physical space
Space name
Area 0  16bit
H’0000  0000  - H’003F FFFF
Flash memory 
area1 4MB
H’0040 0000 - H’007F FFFF
EPROM 4MB
H’0080 0000 - H’00BF FFFF
Flash memory 
area2 4MB
H’00C0 0000 - H’03FF FFFF
E P R O M
4 M B ( S a m e a s
H ’ 0 0 4 0 0 0 0 0 -
H’007F FFFF)
Area 1 16bit/
8bit
H’0400 0000 - H07BFF FFFF
NC (Open) 
H07C00 0000
H07E00 0000
SRAM 4MB
H’07FF FFFF
Area 2 16bit/
8bit
H’0800 0000 - H’083F FFFF
Expansion
SRAM area 8MB
H’0840 0000 - H’087F FFFF
H’0880 0000 - H’0BFF FFFF
NC (Open)
Area 3 32bit/
16bit/
8bit
H’0C00 0000 - H’0C7F FFFF SDRAM area 8MB
H’0C80 0000 - H’0FFF FFFF
NC (Open) 
Area 4 16bit
H’1000 0000 - H’1000 00FC
LAN controller
H’1000 00FD - H’13FF FFFF
NC (Open) 
Area 5 8bit
H’1400 0000 - H’17FF FFFF
FPGA
EFT(RESERVE)
Area 6 16bit
H’1800 0000 - H’181F FFFF
LCDC
H’1820 0000 - H’183F FFFF
VRAM
H’1840 0000 - H’1BFFFFFF
NC (Open)
Area 7
H’1C000000 - H’1FFFFFFF
Reserved
Area 
Bus 
width
Physical space
Space name
Area 0  16bit
H’0000  0000  - H’003F FFFF
EPROM 4MB
H’0040 0000 - H’007F FFFF
Flash memory 
area1 4MB
H’0080 0000 - H’00BF FFFF
EPROM 
4MB(Same as 
H’0000 0000-
H’003F FFFF)
H’00C0 0000 - H’03FF FFFF
Flash memory
area2 4MB
Area 1 16bit/
8bit
H’0400 0000 - H07BFF FFFF
NC (Open) 
H07C00 0000
H07E00 0000
SRAM 4MB
H’07FF FFFF
Area 2 16bit/
8bit
H’0800 0000 - H’083F FFFF
Expansion
SRAM area 8MB
H’0840 0000 - H’087F FFFF
H’0880 0000 - H’0BFF FFFF
NC (Open)
Area 3 32bit/
16bit/
8bit
H’0C00 0000 - H’0C7F FFFF
SDRAM area 8MB
H’0C80 0000 - H’0FFF FFFF
NC (Open) 
Area 4 16bit
H’1000 0000 - H’1000 00FC
LAN controller
H’1000 00FD - H’13FF FFFF
NC (Open) 
Area 5 8bit
H’1400 0000 - H’17FF FFFF
FPGA
EFT(RESERVE)
Area 6 16bit
H’1800 0000 - H’181F FFFF
LCDC
H’1820 0000 - H’183F FFFF
VRAM
H’1840 0000 - H’1BFFFFFF
NC (Open)
Area 7
H’1C000000 - H’1FFFFFFF
Reserved
Area 
Bus 
width
Physical space
Space name
UP-3500 (V)
HARDWARE DESCRIPTION
– 18 –
4. BUS
D15
 
-0 
CPU 
SDRA
LCDC
M 
D31- 0 
D31-0 
D15-0
D15-0
D31- 0 
D15
 
-0 
SRAM 
SRAM 
16Mbit 
2 
 
SRAM
SRAM
 
16Mbit
2 or 4 
FLASH 
 
D15
 
-0 
ENABLE 
RD# 
ENABLE 
D15
 
-0 
FPGA 
LANC 
ADDRESS 
A14
 
-2 
A10
 
-0 
BA1, BA0, 
SUB PWB 
φ Direction ENABLE 
A22
 
-1 
DONE 
A22
 
-1 
D15/A-1 
A0 
2.5V
ψ3.3V 
A0 
A21-
 
0
D14
 
-
 
0
(Expansion)
Bidirectionalb
uff
er
Buffer
Connector
V
R
A
M
Except for the 
SDRAM & LCDC area
Page of 62
Display

Click on the first or last page to see other UP-3500 (serv.man29) service manuals if exist.

RANDOM: