DOWNLOAD Panasonic KX-TDA30UA Service Manual ↓ Size: 3.28 MB | Pages: 127 in PDF or view online for FREE

    

    

Control data is transmitted from the DTL terminal of ASIC, then is output to APT (between D1 and D2) by way of the driver Q5
and the pulse transformer T1.

The control data transmitted from APT is input to the DR terminal of ASIC by way of the pulse transformer T1 and R13. ASIC
compares VREF+ with the input waveform, and receives a valid pulse.

    

    

Bch/Dch/Cch data is transmitted from the DTL/DTH terminal of ASIC, and the AMI-converted pulse signal is output to DPT
(between D1 and D2) by way of the driver U5 and the pulse transformer T1. The Bch/Dch/Cch data transmitted from APT is
input to the DR terminal of ASIC by way of the pulse transformer T1 and R13. ASIC compares VREF+ and VREF- with the input
waveform, and receives a valid pulse.

    

    

Communicated by the PCM data (64kbps × 2) connected from the local highway by ASIC.

Used mainly for the audio signal of DPT.

    

    

Communicated by the data (16kbps) protocol-converted by the HDLC controller in ASIC.

Used mainly for the control signal of DPT.

    

    

Communicated by the data (8kbps) converted by the serial/parallel-converting circuit in ASIC.

Used mainly for recognizing the terminal model.

    

    

25

+15V/+40V is superimposed on the transmit/receive data line (D1, D2), and fed to PT. Supply voltage is +15V for old DPT and
APT, and +40V for new DPT. It will be switched after the connected PT is judged through communications. I/O control is as
follows.

PT_POW

PT_CUR

H

H

15V

H

L

0V

L

H

40V80mA

L

L

40V20mA

For the protection against such as an overcurrent owing to +15V short in wiring, 300mA constant-current circuit by Q1, U7, and
R25 is used. In case of +40V, 20mA and 80mA constant-current circuits by Q4, U3, R7, and R27 are used.

The following is the flow chart of telephone switching at boot-up.

26

    

    

In fine on-manufactured PEB2466 is used. The analog characteristics, such as BN, frequency characteristic, level, and
sidetone, are set by the CODEC interface DCLK, CS, DOUT, and DIN. The built-in I/O port is used for HOOK detection, DTMF
detection, BELL relay control, and DIAG relay control.

    

    

The conversion of 4-line analog signal and G.711 format PCM code (µ/A) is carried out.

    

    

The current-supply circuit feeds current at the constant-current circuit (TIP +40V, RING 0V). When the telephone is taken off
the hook, DC loop is formed.

The feeding current is limited to 30mA by the circuit configurations of R59, Q53, R60, and Q54.

+40 V

→

R62

→

R61

→

Q52

→

RL52(b

→

c)

→

RL401(c

→

b)

→

Telephone

→

RL401(b

→

c)

→

RL52(c

→

b)

→

Q51

→

R60

→

R62

→

SLTG(0 V)

27

    

    

Switching relays RL401 and RL402 are on board in order that two lines out of four can be directly connected to the outside line
in case of power failure. They will be directly connected to the line that is connected with the outside-line card (LCOT4). In
normal operation, the switching relays are in ‘make’ state. In case of power supply down, they will be in ‘break’ state, and the
power-failure direct-dial mode will be established.

    

    

When feeding and speech paths are connected, BELL relay will be in ‘break’ state. When the bell signal is issued, BELL relay
will be in ‘Make’ state.

    

    

When BELL signal is not output or when dial pulse is received, this circuit distinguishes whether SLT is off hook or on hook.

When SLT is off hook, DC loop is formed and current flows into U52. At this time, the collector of U52 (3, 4, and 5 pin), namely,
HOOK signal changes from H to L and is detected by CPU by way of CODEC

→

ASIC. When SLT is on hook, DC loop is

interrupted and the current flow into U52 (3, 4, and 5 pin) ceases; the collector of U52, namely, HOOK signal changes from L
to H and is detected by CPU in like manner.

    

    

While BELL signal is output, this circuit detects SLT off-hook by the hardware, and makes BELL relay in ‘break’ state.

While BELL signal is issued, when SLT is on hook, U52 (1, 2, and 6 pin) is off. When SLT is taken off the hook, DC loop is
formed because 30V is superimposed on BELL signal; then, current flows into R52

→

R58

→

D51

→

U52, and U52 (1, 2, and

6 pin) becomes on.

When U52 (1, 2, and 6 pin) has become on, because the base of Q57 that is the driver of BELL relay becomes L, BELL relay
will be in ‘break’ state and SLT current-supply circuit feeds current to SLT.

    

    

Each port has its DTMF receiver.

Ports A to D carry out detection at IC402.

That DTMF data has become valid at EST terminal = H is detected by CPU by way of CODEC

→

ASIC, and then CPU reads

and detects the data of DTMF receiver.

28