DOWNLOAD Panasonic KX-TDA6174XJ / KX-TDA6174X Service Manual ↓ Size: 3.22 MB | Pages: 68 in PDF or view online for FREE

KX-TDA6174XJ/KX-TDA6174X ESLC16 CARD BLOCK DIAGRAM

DC Feedin g(+30V)

Surge

EMC

PFT Relay Diag Relay

DC Feedin g(GND)

Hook-Det

&

Ringtrip-Det

Bell/Diag 

Relay Driver

Tip
Ring

CH_SEL

FH

Diag-Tip,Diag-Ring

#HOOK0

BELL0

DIAG0

+40V

20Hz/25 Hz Signal

IC14
ASIC

Ringer(75Vrms)

Port#1

nRESET

P26
P0[7:0]

P4[7:0]

TOE[15:0]

P24,25,27

LD[7:0]

FH,HWCLK, DHW,UHW

IC1

DTMF

REC

#TOE0

D[7:0]

A[12:0]

nRD

nWR

nIRQ

PFRLY

HWCLK
DHW

UHW

P1[7:0]

IC9

RESET

IC

nRESET

JUMPER

MODE[5:0]

XTAL/X1

16.384MHz

PLL

IC201

CODEC

PEB

2466

Balance

Network

(BN)

Same as "Port#2".

Same as "Port#2".

Port#3

Port#4

PFT

Jack#1

PFT

Jack#2

Same as "Port#2".
(No PFT Interface)

Port#5 ‘#8

IC202

CODEC

PEB

2466

Port#9 ‘#12

IC250

CODEC

PEB

2466

Port#13 ‘#16

+5V

+3.3V

+15V

Power
Supply

IC251

CODEC

PEB

2466

DIN

DOUT

CS[3:0]

DCLK

nRST

 Power

Supply
On-Board
Ringer

PFT

Relay Driver

+15V

PFRLY

Bell Relay

MWRLY0

DC Feeding(+30V)

Surge

EMC

PFT Relay

DC Feeding(GND)

Hook-Det

&

Ringtrip-Det

Bell/Diag 

Relay Driver

Tip

Ring

Port#2

IC1

DTMF

REC

Balance

Network

(BN)

Bell Relay

MWRLY1

DIAG1

BELL1

#HOOK1

Same as "Port#2".
(No PFT Interface)

Same as "Port#2".
(No PFT Interface)

+15V

nRESET

nRESET

STD0

LD[3:0]

STD1

#TOE1

LD[3:0]

DIN

DOUT

CS[0]

DCLK

DOUT,DIN, DCLK,CS[1]

DOUT,DIN, DCLK,CS[2]

DOUT,DIN, DCLK,CS[3]

JUMPER

IC601
LPR

A[22:0]
D[15:0]

nRD

nWR

XTAL/X601

12.288MHz

nCS[2:0]

BOARD

ID

3

nRESET

nIRQ2

nIRQ1

nIRQ0

nBREQ

nBACK

NMI

nWDTOVF

IC602

Flash

ROM

IC603
RAM

nWR

nRD

nRD

nCS

nCS

A[19:0]

A[17:0]

D[15:0]

D[15:0]

nWR

nRESET

nBREQ

nBACK

nIRQ

nCSI

nCS1 

nCS0 

nCS2

nRESET

nRST

nRST

EC_CLK

nSYSTE _RST

EC_AD[15:0]

EC_BE[1:0]

EC_PAR

EC_FRAME

EC_TRDY
EC_STOP

EC_IDSEL

EC_PERR

EC_INT

Bell SYNC

Bell SYNC

nHALT

CT_C8_A

CT_FRAME_ A

CT_NETREF

CT_D[7:0]

B
A

C

K
B

O

A

R
D

13

     • 

• 

• 

• CPU (System clock: 12.288 MHz)......IC601

Data bus: 16bit, Address bus: 23bit

     • 

• 

• 

• Flash ROM (512Kbyte)......IC602

Flash memory consists of two areas: boot space and administration space.
Administration program can be rewritten through downloading.

     • 

• 

• 

• SRAM (1Mbit)......IC603

Used for the data buffer for CPU work area, and PT communication.

     • 

• 

• 

• Reset

Resets of an ESLC16 card are roughly classified into the two kinds: ASIC reset and LPR reset.
After the release of the ASIC reset, the LPR reset is released by the soft reset from the side of the main card and the LPR
program is booted.

Type of reset

Reset method

Specification

ASIC reset

ASIC reset is reset under the AND condition of reset signals (negative logic)
listed below.

Power-on reset

Reset by reset IC

Hard reset from the main bus

Reset by EC_RST signal

Soft reset from the main bus

Released after the specified time

LPR reset

Soft reset from the main bus

Low active
Reset pulse width: 1.6 microseconds or more

     • 

• 

• 

• LED Operation status indicating LED (Two colors)

OFF: Fault
Red ON: Fault (RESET included)
Green ON: Normal (Line not in use)
Green Flash (60/minute): Normal (Line in use)

14

Orange: OUS (Because OUS needs to be controlled by EMPR, reset terminal and port control terminal are ORed to generate
OUS)

     • 

• 

• 

• Instantaneous power interruption operation

When instantaneous power interruption is 300msec or less, reset operation is not carried out because the voltage is retained
by the capacitor in the power supply.
After HALT from EMPR is detected at the DC power down port, CPU goes into the sleep mode by executing the instruction of
SLEEP.
At the sleep mode, the CPU/Clock enters the halt state while the contents of the register, the internal RAM, and the I/O port are
maintained.
When the instantaneous power interruption is released, HALT is negated, and CPU is recovered to the normal mode by the
detection of IRQ0=L

15

     • 

• 

• 

• EC bus interface

Independent bus for 16bit/8MHz two-way address data multiplex.

     • 

• 

• 

• CT bus interface

Supports eight 8.192MHz highways (128 time slots).

     • 

• 

• 

• Local TSW

Exchanges the time slots between CT bus (1024ch) and local highway (64ch).

     • 

• 

• 

• Local highway interface

Accommodates 2.048, 4.096, and 8.192MHz highways (Up to 64 time slots).

     • 

• 

• 

• Local gain control

Controls the gain of the local highway up-and-down 64ch in 1db step arbitrarily.

     • 

• 

• 

• CODEC interface

Can connect up to four Infineon-manufactured PEB2466, and is intended for enabling the line control.

16