DOWNLOAD Panasonic KX-TDA200UA Service Manual ↓ Size: 4.33 MB | Pages: 98 in PDF or view online for FREE

LED (BATALM): Lights when the lithium battery voltage drops below 2.8V.
LED (SD ACCES): Lights on when the SD card is being accessed.
SD card slot: Mounts the system program SD card.
Reset Switch: Press to reset the system.
System Initialize Switch:
On default startup, set the switch to the "SYSTEM INITIALIZE" position before turning the power ON. Return the switch to the
"NORMAL" position when the main power switch starts to flash. On normal startup, turn the power ON with this switch in the
"NORMAL" position.
USB connector: B-type connector. Used for PC programming.
MOH 1, 2: External music on hold input.
PAGING 1, 2: External PAGING output. Connect to a device with a built-in amplifier.

25

DATA BUS

ADD BUS

CNT BUS

nCS_3

RD/nWR

nRAS

nCAS

D[31:0]

ADD2-15

CLK

CKE

LD[15:0]

ADD1-19

nCS_4

nRD

UHW,DHW,CLK(4.096MHz)

A[25:0]

+3.3V

GND

nCS_5
nWR
nRD

CH_SEL0

MPR Card

90pin DIN

FLASH

LD[15:0]

ADD1-23

nCS_0

Total:512KB

nRD

CODEC

(+3.3V)

Melody
IC

P

aging1

MOH1

CH_SEL1

P

aging2

MOH2

SD-ACCESS

BATT ALARM

32.768kHz

RINGER

from ASIC

DQMUU

,DQMUL

DQMLU

,DQMLL

AGC

AGC

7pin Conn.

MOH-SEL
(Software)

(Debug Interface)

TxD,RxD,CTS,RTS(UART i/f)

DTR,DSR

to Reset IC

Reset

DCALM

to CPU(Input Port)

+15V

CoreCLK=131.072MHz

+9V,-9V

+3.3V

+3.3V

nIRQ

DTR,RTS,LEDs,REG,BELTIME

DSRs,DTRs, RTS, CTS,
nINIT, DIPSWs
AC_ALM,DC_ALM,nBATALM
POWTYPE[1:0],nBATT

64Mbit*2

4Mbit

(Manual Reset SW)

+1.8V

+3.3V

+1.8V

from ASIC(Output Port)

nHALT

+3.3V

+15V/GND

RD/nWR

RD/nWR

+15V

SRAM

Total:1MB

4Mbit*2

-9V

SIO(SCI0)

SIO with FIFO(SCI2)

CPU

SH7709S

nWR, nRD
nCS0,3,4

nRASs, nCASs,etc

RTC

SIO with FIFO(SCI1)

JTAG Interface

Interrupu
Controller

P-I/O Ports

PCMCIA Interface

KX-TDA200 MPR CARD BLOCK DIAGRAM

Mu/nA

HALT, Mu/nA,MOH_SEL, 
MELODY_SEL

to CPU

Initialize

SW

Local
Reset

+3.3VB

nCS_2 etc.

RD/nWR

nRAS

nCAS

LD[15:0]

ADD[25:0]

CKIO

CKE

DQMUU

,DQMUL

DQMLU

,DQMLL

A1-A23

D0-D15

CT_NETREF
CT_D[7:0]
CT_FRAME
CT_C8

nCS_SDB

LD[15:0]

ADD0-7

EC_CLK
EC_nRST
EC_AD[15:0]
EC_CBE[1:0]
EC_nPAR
EC_nFRAME
EC_nTRDY
EC_nSTOP
EC_nPERR
EC_nCDET
EC_nINT
(EC_IDSEL)

H100_bus

Regulator
(+1.8V)

IC404

Battery
(+3.0V)

+3.3VB

+3.3VB

DC_ALM,nIRQ_USB, nIRQ_SDB

ACALM

POWTYPE[1:0]

Series Reg.

CODEC

(+3.3V)

+3.3V_BB
(for B.B.)

+3.3V

USB Interface

(ML60852A)

Termination

EC_bus

CS Generation

for

Flash,SRAM,

SDB, USB

TCXO

16.384MHz

RMT card
(Option)

+3.3V 

30pin Connection

nPRS_RMT

CH_SEL2

V

RTC

V

RTC

from CPU(Output Port)

LEDRUN
LEDALM

nBREQ

nBACK

nBS

Bus Arbiter

RING_SIN

RING_SYNC

nBATT
nLOS

DATA

ADD

nCS
nWR
nRD

CT_NETREF

CT_D[7:0]

CT_FRAME

CT_C8

LDHW0,LUHW0
nF0,HW_CLK

SDI,SDO,CTS,RTS

CH_SEL[2:0]

ASIC

nIRQ

PIO[7:4]

nBREQ
nBACK

nBS

(32bit bus)

(16bit bus)

(16bit bus)

nRD

DQMLU

,DQMLL

USB

Conn.

SD Card Interface

(MN5773)

IC205

IC301, IC302

IC305, IC306

IC303

IC123, IC124

IC101

IC107

IC103

IC410

IC406

IC405

IC120

IC121

IC102

IC413

IC402

IC403

IC409

IC408

IC204

MEC Card

(Expansion Memory)

(Future option)

SD Card

TXD1, RS1, ER1

RXD1, CS1, DR1

TXD2
RXD2

SW Reg.

+9V

+5V

Series Reg.

EC_CLK

EC_nRST

EC_AD[15:0]

EC_CBE[1:0]

EC_nPAR

EC_nFRAME

EC_nTRDY
EC_nSTOP

EC_nPERR

EC_nCDET

EC_nINT

Current
Limitter

RCV

DRV

+5V

(for RS232C port)

(Checker Pad only)

CLK

X101

X103

X102

X202

CN209

LED101

LED103

SW101

SW103

X201

Modulation

OSC

16.384MHz

MELODY_SEL
(Software)

GAIN0,GAIN1

nDREQ0,1
nDACK0,1

DMAC

SW Reg.

LD[15:0]

D[31:0]

Dbus

Buffer

D[31:0]

SDRAM

Total:16 MB

OSC

20MHz

OSC

12MHz

26

     • 

• 

• 

• CPU block

Operates the main unit control. Also operates various controls, generation of select signal, DMA control and serial port control.
This contains the built-in clock function.

     • 

• 

• 

• ASIC block

Provides the communication between each optional service card, call control (TSW function), conference call, tone generation
and gain control function.

     • 

• 

• 

• Memory block

This is a work area used for the main unit control program storage, the system boot program storage, or the user configuration
data storage.

     • 

• 

• 

• USB block

Provides the USB I/F function. Connects to the PC to be used for PC programming or system data load/store.

     • 

• 

• 

• SD card block

Provides the SD card I/F function and loads the main unit program and the system data from the SD card containing the main
unit control program.

     • 

• 

• 

• MOH/PAGING block

Provides the external music on hold input x 2, and the external paging output x 2 port. Also this provides the external music on
hold input 1 system and exclusively the internal music on hold output.

     • 

• 

• 

• Power block

Consists of DC/DC converter circuit and various regulators.

     • 

• 

• 

• CPU block

Configuration: IC101 (CPU), IC107 (reset IC), IC103 (spread clock IC), X101 (CPU source clock), X102 (clocking clock) etc.
Function: (IC101)
Generates the select signal in accordance with the memory map and operates read/write of data between each peripheral.
Controls the DMA transfer between USB I/F or built-in serial controller and memory.
Operates input/output control of each I/O signal in accordance with the program.
Contains the built-in clock function (battery backup) with the source clock X102 (32.768 kHz).
(IC107)
Monitoring the power voltage, it generates a reset signal when the voltage drops under the constant value (2.9Vtyp) or when
the reset switch is pressed down.
(IC103)
To reduce unnecessary radiation, it generates the clock with the constant blurring mainly X101 clock output (16.384 MHz).
Description of the Signal on MPR

Signal Name

Functions

+15VIN

+15V DC

+15V

For Circuit +15V DC MOH

+9.4V

For Driver IC +9.4V DC RS-232C

+5V

For Driver IC +5V DC RS-232C

+5VRMT

Reserve

3.3V_BB

+3.3V DC
For pull-up of back board signal line

+3.3VB

+3.3V DC
Battery backup
For SRAM (IC301, IC302) backup

+3.3V

+3.3V DC

1.9VB

+1.9V DC
Battery backup
For clock function of CPU (IC100)

1.8V

For Core +1.8V DC CPU (IC100)

A[0]-A[25]

Address bus

nAC_ALM

AC alarm signal: Indicates AC voltage cutoff. (L: Alarm condition)

nBACK

Bus Acknowledge: Indicates Bus Acknowledge.

nBATT

Indicates whether external battery is connected or not. L: Connected

27

Signal Name

Functions

nBAT_ALM

Battery Alarm Signal: Indicates the declined voltage of lithium battery. (L: Alarm condition)

nBREQ

Bus Request: Bus request signal

nBS

Bus Cycle Start: Bus cycle start signal

nCASL

Lower Byte Address Column Address Strobe: CAS signal for SDRAM

nCASU

Upper Byte Address Column Address Strobe: CAS signal for SDRAM

CH_SEL[0]

Synchronous Signal for CODEC (For MOH#1/Page#1)

CH_SEL[1]

Synchronous Signal for CODEC (For MOH#2/Page#2)

CH_SEL[2]

Synchronous Signal for CODEC (For RMT)

CKE

Clock Enable: CKE signal for SDRAM

CKIO

Clock I/O Terminal: For bus clock of SDRAM (IC305, IC306) and ASIC (IC101) CPU (IC100) outputs the clock of four
times frequency as Source clock (16.384MHz).

nCS0

Chip Select 0: Chip select signal for flash memory

nCS2

Chip Select 2: Chip select signal for the expanded SDRAM (Future Option, Reserve at present.)

nCS3

Chip Select 3: Chip select signal for SDRAM

nCS4

Chip Select 4: Chip select signal for SRAM

nCS5

Chip Select 5: Chip select signal for ASIC

nCS6

Chip Select 6: Chip select signal for USB I/F and SD card I/F

nCS_FLASH0

Chip Select for Flash memory 0: CS signal for IC303

nCS_FLASH1

Chip Select for Flash memory 1: CS signal for IC304 (reserve)

nCS_SDB0

Chip Select for Sd card I/F

nCS_SDB1

Reserve

nCS_SRAM0

Chip Select for SRAM 0: CS signal for IC301

nCS_SRAM1

Chip Select for SRAM 1: CS signal for IC302

nCS_USB

Chip Select for USB I/F

nCTS2

Clear To Send from RS-232C connector

CTS_RMT

Clear to Send: Flow signal for modem

CT_C8

Clock 8.192MHz clock outputted from PLL master

CT_D[0] -[7]

CT Data Bus: Two-way serial data bus to which the drive from any card is possible in the system.

CT_FRAME

Frame Signal: 8KHz frame signal outputted from the master

CT_NETREF

Backup Synchronous Signal (MAX 2MHz) 8KHz signal output from slave etc.

C_CS[0]

Chip Select For RMT

D[0] -D[31]

Data Bus

nDACK0-1

DMA Acknowledge: For USB I/F

DCD2

Data Carrier Detect

DCLK_RMT

Codec Clock (8MHz): For RMT

nDC_ALM

DC ALARM:DC alarm signal; Indicates the declined DC voltage. (L: Alarm condition)

DIN_RMT

Codec Data Input: For RMT

DOUT_RMT

Codec Data Output: For RMT

DQMLL (nWE0)

DQMLU (nWE1)
DQMUL (nWE2)

DQMUU (nWE3)

Data Input/Output Mask (Write Enable): DQM signal for SDRAM and WE signal for each memory IC and ASIC

nDREQ0-1

DMA Request: For USB I/F

DSR2

Data Set Ready from RS-232C connector

DSR_RMT

Data Set Ready from RS-232C connector

DTR2

Data Terminal Ready to RS-232C connector

EC_AD[0] -[15]

Address of EC Synchronous Bus, Data Bus (4MHz)

EC_nCBE[1]-[0]

EC Bus Command/Byte Enable: The initiator drives as bus command in the address phase and as byte enable in the
data phase.

EC_nCDET

EC Line Card Detection Signal Asynchronous interrupting signal

EC_CLK

Clock of EC Synchronous Bus (8MHz) All EC bus signals except nRESET/EC_INT operates in sync with this signal.

EC_nFRAME

EC Cycle Frame Signal: Indicates the drive by initiator and the execution of ECI bus cycle.

EC_nINT

EC Interrupting Signal: Be asserted when slave interrupt occurs.

EC_PAR

Parity Bit of EC Synchronous Bus: Drive by applying even parity to AD[15:0] and CBE[1:0]. (4MHz)

EC_nPERR

EC Parity Error: Flag indicating error status by parity flag

EC_nRST

EC Reset Input: System reset input signal

EC_nSTOP

EC Bus Stop Signal: Be asserted when target requests transaction halt to initiator.

EC_nTRDY

EC Target Ready Signal: Indicates the drive by target and the possible data transfer.

nFAN_ALM

Fan Alarm: It goes Low at the error of the L Power Supply’s FAN. It goes High when the FAN is normal and, Power
Supply S and M, which does not carry the FAN, are used.

FSEL0

Signal which switches the Flash Memory address of the MEX card. FSEL0 is set by hard jumper. L: The number of
Flash Memory chips on the MPR is 1pc. H: The number is 2pcs.

GAIN0-1

Gain: Gain adjustment signal for the RMT card (Reserve)

HALT

Alerts the occurrence of the declined DC voltage to line card. H: Active L: Normal

nINIT

System Initialization Switch Input: L: At system initialization, H: At normal start-up

nIRQ_ASIC

Interrupt Request from ASIC: Indicates ASIC requests interrupt.

nIRQ_SDB

Interrupt Request from SD card I/F: Indicates SD card I/F requests interrupt.

nIRQ_USB

Interrupt Request from USB I/F: Indicates USB I/F requests interrupt.

28