DOWNLOAD Panasonic Z8 / Chassis Service Manual ↓ Size: 1.18 MB | Pages: 47 in PDF or view online for FREE

In addition to the TV signal and control processing
capabilities of the UOC IC IC601 already briefly
mentioned earlier, the device also performs teletext
processing. The features included within the IC to
perform teletext processing are shown below.

:

Text memory for 1 or 10 pages

:

Data Capture for US Closed Caption

:

Data Capture for 525/625 line World System
Teletext (WST), Video Programme Signal (VPS)
and Wide Screen Signalling (WSS) bit decoding

:

Automatic

selection

between

transmission

systems

:

Real time capture and decoding for WST in
hardware,

to

enable

optimized

UOC

IC

throughput

:

Automatic detection of FASTEXT transmission

:

Signal quality detector for video and WST/VPS
data types

:

Comprehensive teletext language coverage

:

Full Field and Vertical Blanking Interval (VBI)
data capture of WST data

To enable teletext processing, the CVBS signal and
sync pulse is applied to the teletext acquisition stage.
Here the signal is converted into a digital form and the
synchronisation information is used to produce a
display.

The acquisition stage extracts the transmitted text
data and stores it into the page memory, where it is
held until this data is requested. The microcontroller
detects the requisition of the teletext data and when
selected, the information is fed to the display/OSD
generator. The pixel information from the page
memory

is translated into RGB

values. The

generation of the pixel clock is created internally by
the display timing stage which is fed a horizontal and
vertical sync signal via the internal drive circuits.

The RGB text data and fast blanking information is
translated via the internal RGB processing stage. The
output path is described in section 4.6.4.

The UOC IC IC IC601 contains separator circuits for
the horizontal and vertical sync pulses. These signals
are used to produce the horizontal, vertical and E/W
drive pulses. Synchronisation is processed internally
within IC601. This processing circuit allows the
following geometry parameters to be adjusted, which
are carried out by software control.

:

Horizontal shift

:

Vertical amplitude

:

Vertical slope

:

S-correction

:

Vertical shift

For those models which have East-West correction
included, the additional adjustments are given below.

:

EW width

:

EW parabola width

:

EW upper and lower parabola correction

:

Vertical zoom

To

carry

out

synchronisation

and

deflection

processing, the luma signal from the video switch
circuit is applied to the internal sync separator.

The horizontal signal fed from the sync separator is
passed via an internal PLL which is controlled by a
25MHz Voltage Controlled Oscillator (VCO).
The horizontal drive pulse is then output from pin 33
of IC601, synchronised by the horizontal flyback
pulse input via pin 34.
The horizontal output frequency decreases from
35KHz to 15.625KHz during switch On/Off times,
thereby reducing the load on the horizontal output
transistor Q501 during these periods.

The vertical pulse produced by means of a vertical
divider circuit is fed a vertical sync signal and is output
from the separator stage. This pulse is fed to a vertical
sawtooth generator, which is used to produce the
vertical and EW drive signals. The vertical pulse is
also input to the sandcastle generator which outputs
a two level sandcastle pulse via pin 34. The clock
signal to the vertical divider is achieved by means of
a burstkey pulse fed from the horizontal oscillator.
The sandcastle pulse, output via pin 34 of IC601 is
used to generate a higher level signal on to the

incoming flyback pulse which is used to provide
horizontal blanking of the RGB outputs

The vertical pulse fed to the vertical sawtooth or ramp
generator is then processed, thus producing a
sawtooth whose amplitude is determined by the
external RC components at pins 25 and 26 of IC601,
made up of R603 and C614. The output path of the
vertical sawtooth generator is split into two paths.

The first path sees the signal being input to the
vertical

geometry

processor.

This

provides

a

differential drive signal which is output from pins 21
and 22, and fed to the vertical output IC IC451 pins 4
(V+) and 5 (V-).

The second path feeds the East-West (EW) geometry
processor. This function is available for large screen
TVs of 25" and above, and is used to provide
additional vertical correction. The EW drive to the
correction stage is output from pin 20 of IC601.

An overvoltage protection input is provided at pin 36,
which is fed via the internal overvoltage detector, to
trigger the slow start and stop circuits, switching the
TV into standby.

The line frequency pulses for the horizontal driver
stage are output from pin 33 of IC601 and fed to the
horizontal drive transistor Q501. The transistor has a
transformer T553 at its collector, which is used to
provide AC coupling and impedance matching with
the horizontal transistor Q551.

To ensure that transistor Q501 is not damaged by
excessive spikes generated by back EMF of the drive
transformer, a filter network R504 and C502 are
connected across the collector-emitter terminals of

the transistor.
The horizontal output transistor Q551 is used to drive
the horizontal deflection coils and FBT.

Linearity is provided by a group of components made
up of R561, C562, L502, C563, L501, R560, L551 and
diode modulators D556 and D557.

The horizontal output stage provides deflection
current for the scan coils, EHT for the CRT and supply
lines for peripheral circuits.