DOWNLOAD Panasonic KX-TDA0490XJ / KX-TDA0490X Service Manual ↓ Size: 3.98 MB | Pages: 81 in PDF or view online for FREE

As for the power of this card, +15V is supplied from the power unit by way of the mainboard connector (CN200). DC/DC
converter generates +3.3V, and +1.5V from a +15V power supply, and supplies it as the circuit power supply in this card. The
regulator generates +2.5V from +3.3V, and supplies it to FPGA (IC301).

21

Port

Pin

Terminals

I/O

ACT

Terminals Contents

PA

15

68

nIRQ3

I

L

Reserve (interrupt)

14

67

nIRQ2

I

L

DPRAM interrupt

13

66

nIRQ1

I

L

Interrupt for SAMSON (ASIC) (mainly DPRAM communication
interrupt for MPR)

12

65

nIRQ0

I

L

DC power down recovery detection inversion signal of LPR
inversion signal (L:recovery)

11

64

PA11

O

L

UART port for request to send [RTS0] (RS232C)

10

62

PA10

I

L

UART port for clear to send [CTS0] (RS232C)

9

61

PA9

-

-

Reserve (general-purpose I/O)

8

60

nBREQ

I

L

Bus request signal (bus arbitration)

7

58

nBACK

O

L

Bus acknowledge signal (bus arbitration)

6

57

nRD

O

L

Read signal (bus control)

5

56

nLBS

O

L

Low byte strobe signal (bus control)

4

55

nWR

O

L

Write signal (bus control)

3

54

nWAIT

O

L

Wait signal (bus control)

2

53

nCS6

O

L

Chip select 6 signal (bus control)

1

52

PA1

-

-

Reserve (Chip Select 5 signal)

0

51

PA0

O

L

Reserve (Chip Select 4 signal)

22

Port

Pin

Terminals

I/O

ACT

Terminals Contents

PB

15

100

nIRQ7

-

-

Reserve (interrupt)

14

99

nIRQ6

-

-

Reserve (interrupt)

13

98

nIRQ5

-

-

Reserve (interrupt)

12

97

nIRQ4

-

-

Reserve (interrupt)

11

96

PB11

-

-

Reserve (general-purpose I/O)

10

95

PB10

-

-

Reserve (general-purpose I/O)

9

94

TxD0

O

H/L

UART port to send data [TxD0] (RS232C)

8

93

RxD0

I

H/L

UART port to receive data [RxD0] (RS232C)

7

91

PB7

-

-

Reserve (general-purpose I/O)

6

90

PB6

-

-

Reserve (general-purpose I/O)

5

89

PB5

I

L

For production test

4

87

PB4

I

L

For card single debugging (L:Fdebug mode)

3

86

PB3

I

L

Flash memory busy input (L:Fbusy)

2

85

PB2

I

L

Reserve (general-purpose I/O)

1

84

PB1

I

L

Reserve (general-purpose I/O)

0

83

PB0

I

H

LPR halt signal (H: Halt)

23

Pin No. Pin name

Signal name

I/O

ACT

Description

Remarks

28

L_NRST Local Reset

O

L

Local Reset Output

31

RESET

RESET

I

L

Power On Reset Input

121

LUHW

Up Local Highway

I

H/L

Up Local Highway Data(PCM)

122

LDHW

Down Local Highway

O

H/L

Down Local Highway Data(PCM)

123

HW_CLK Highway clock

O

H/L

Highway Clock

125

HW_FH Highway Frame Sync

O

H/L

Highway Frame Sync(8kHz)

142

P00

PORT0

I

H

Number of ports:16

143

P01

PORT1

I

H

144

P02

VER0

I

L

For the first time,0For hard version
management

145

P03

VER1

I

L

146

P04

VER2

I

L

147

P05

VER3

I

L

Card distinguishing reserveRAM (H:
2Mbit, L: 1Mbit)

148

P06

VER4

I

L

149

P07

VER5

I

L

154

P13

LED_DATA

I

L

LED(DATA) status monitor

155

P14

LED_LINK

I

L

LED(LINK) status monitor

156

P15

LED_BUSY

I

L

LED(BUSY) status monitor

157

P16

LED_ALARM

I

L

LED(ALARM) status monitor

158

P17

LED4_ON LINE

I

L

LED(ON LINE) status monitor

163

P22

LED_R

O

L

Red LED lit

164

P23

LED_G

O

L

Green LED lit

201

P50

VoIP_RST

O

L

IP Engine reset

24