DOWNLOAD LG 55LEX8-ZA (CHASSIS:LD03S) Service Manual ↓ Size: 6.7 MB | Pages: 57 in PDF or view online for FREE

Model
55LEX8-ZA (CHASSIS:LD03S)
Pages
57
Size
6.7 MB
Type
PDF
Document
Service Manual
Brand
Device
TV / LCD
File
55lex8-za-chassis-ld03s.pdf
Date
PREV: LG 55LEX8-SA (CHASSIS:LJ03S) Service Manual

LG 55LEX8-ZA (CHASSIS:LD03S) Service Manual ▷ View online

2V5
2K
R11477
100
R11443
TB2-
TDO_FPGA
100
R11424
22
R11451
SYSCLK
2V5
TA8-
DATA0
FDV301N
Q11400
G
D
S
0 . 1 u F
16V
C11400
LVTX1_CLK+
2V5
LVTX6_E+
/CONFIG
/STATUS
LVTX7_B-
VS_STATUS2V5
100
R11425
0 . 1 u F
16V
C11407
0 . 1 u F
16V
C11403
TD6-
TC2-
LVTX5_B+
1V2
VS_STATUS2V5
TCLK3-
100
R11444
FPGA_SCL
TCLK2+
FPGA_SDA
LVTX7_D-
TA1+
LVTX3_D+
LVTX1_CLK-
100
R11422
TDI_FPGA
2SC3052
Q11404
E
B
C
TC5-
1K
R11493
100
R11412
330
R11449
MSEL[0]
0 . 1 u F
16V
C11405
/CE
TD3-
TE4-
LVTX1_E+
LVTX2_A-
MSEL[3]
22
R11497
TCLK4+
TE2+
LVTX8_E+
/RESET2V5
TD1+
/STATUS
LVTX6_D-
100
R11429
LVTX4_A-
LVTX2_D+
TB7+
0 . 1 u F
16V
C11408
LVTX5_A+
22
R11490
LVTX5_C-
LVTX3_A+
TE6+
10K
R11479
1V2
MSEL[2]
MSEL[1]
2V5
LVTX5_CLK-
LVTX8_A-
0 . 1 u F
16V
C11418
0 . 1 u F
16V
C11412
54.0000MHz
X11400
4
VDD
1
TRISTATE/OPEN
2
GND
3
OUTPUT
10K
R11448
TE8-
SDA2V5
TC5+
LVTX8_A+
4.7K
R11489
LVTX3_A-
SCL2V5
TE7+
LVTX7_A+
TB8+
TA8+
0
OPT
R11476
18pF
50V
OPT
C11410
22
R11496
+3.3V
2V5
LVTX3_B+
LVTX8_D+
2V5
TMS_FPGA
TB3-
5.6K
R11469
100
R11440
18pF
50V
OPT
C11413
100
R11433
TC8+
100
R11406
+3.3V
TA7-
0
R11467
2K
R11463
TD7+
100
R11432
LVTX1_D+
ASDO
3D_SYNC_OUT
100
R11415
TA3+
2K
R11464
1K
R11492
MSEL[3]
TCLK6+
TB6-
LVTX4_D+
LVTX4_E-
FDV301N
Q11401
G
D
S
/CE
MSEL[2]
EPCS16SI8N_
IC11401
3
VCC
2
DATA
4
GND
1
NCS
5
ASDI
6
DCLK
7
VCC_1
8
VCC_2
2V5
LVTX1_A+
0 . 1 u F
16V
C11404
0 . 1 u F
16V
C11401
TD5+
TB4-
LVTX2_C-
0 . 1 u F
16V
C11415
FDV301N
Q11403
G
D
S
/CSO
2V5
100
R11442
LVTX8_C-
LVTX1_C+
TB3+
LVTX3_CLK-
TB5+
TB2+
TA4-
LVTX2_C+
TB5-
LVTX2_A+
TD7-
100
R11439
TC3+
TA5-
LVTX4_E+
TCLK6-
LVTX5_D+
100
R11430
TC6-
LVTX7_E+
TC3-
TE1+
LVTX7_D+
100
R11421
100
R11413
TD1-
THE    SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS 
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE    SYMBOL MARK OF THE SCHEMETIC.
CONFIG_DONE
LVTX4_D-
LVTX7_B+
DATA0
LVTX7_E-
LVTX4_A+
100
R11426
LVTX2_B-
LVTX6_CLK-
1K
R11455
OPT
100
R11408
22
R11465
LVTX4_B+
2SC3052
Q11402
E
B
C
TC6+
2SC3052
Q11405
E
B
C
1V2
SDA2V5
2V5
/RESET2V5
1V2
18pF
50V
OPT
C11411
TE3-
2V5
LVTX4_CLK+
+3.3V
100
R11438
2V5
DCLK
10K
R11454
LVTX6_D+
LVTX1_A-
TD8-
TDO_FPGA
I2C_SCL
LVTX7_C-
10K
R11487
TD6+
LVTX4_B-
TE1-
LVTX3_C-
22
R11494
TB8-
TE7-
LVTX2_E+
22
R11457
TCLK8+
100
R11447
TE5-
LVTX3_E+
LVTX6_B-
TCK_FPGA
100
R11401
100
R11445
1K
R11450
TA7+
10K
R11452
TC2+
TB1+
22
R11456
TA2+
0
OPT
R11478
4.7K
R11459
2V5
LVTX5_C+
/CSO
TD8+
TA6-
SYSCLK
0
R11474
LVTX2_B+
100
R11403
TCK_FPGA
LVTX6_C-
100
R11405
5.6K
OPT
R11470
LVTX5_CLK+
2V5
10K
R11488
1V2
10K
R11453
0 . 1 u F
16V
C11402
100
R11435
LVTX8_CLK+
TA3-
LVTX8_E-
22 OPT
R11466
/3D_FPGA_RESET
+3.3V
22
OPT
R11483
TE3+
LVTX6_A-
TD5-
100
R11416
TE5+
100
R11420
LVTX5_D-
100
R11446
2V5
+3.3V
TDI_FPGA
SCL2V5
LVTX8_CLK-
10K
R11482
0 . 1 u F
16V
C11409
2V5
2SC3052
Q11406
E
B
C
MSEL[0]
LVTX5_E-
LVTX4_C+
I2C_SDA
TA6+
LVTX6_C+
LVTX3_CLK+
/3D_FPGA_RESET
TB7-
VS_STATUS2V5
LVTX6_A+
100
R11428
LVTX2_D-
TC8-
LVTX3_C+
LVTX4_CLK-
TD3+
TCLK1-
100
R11441
CONFIG_DONE
LVTX5_A-
TCLK5-
100
R11409
LVTX2_CLK+
LVTX1_B-
LVTX5_E+
LVTX2_CLK-
LVTX1_D-
0 . 1 u F
16V
C11406
1V2
100
R11407
100pF
50V
C11416
1V2
TE4+
LVTX8_D-
100
R11437
TCLK4-
TMS_FPGA
TC7-
100
R11418
100
R11436
100
R11410
KIA7029AF
IC11402
2
G
3
O
1
I
22
R11495
100
R11402
LVTX3_D-
TA4+
LVTX8_B+
TC7+
LVTX1_E-
JTP-1127WEM
SW11400
1
2
4
3
TB6+
TCLK1+
LVTX6_E-
TC1+
1K
R11491
MSEL[1]
TCLK8-
10K
R11484
ASDO
TE2-
TCLK7-
100
R11427
TA2-
LVTX2_E-
LVTX6_CLK+
100
R11431
LVTX1_B+
LVTX5_B-
1V2
TCLK3+
100
R11400
0
R11458
TC1-
LVTX7_CLK+
LVTX7_A-
100
R11417
LVTX7_C+
+3.3V
LVTX1_C-
2V5
TA1-
10uF
16V
C11414
10K
R11480
TB4+
+3.3V
TD2-
4.7K
OPT
R11481
LVTX4_C-
100
R11411
TA5+
100
R11419
BLM18PG121SN1D
L11400
TD4-
5.6K
OPT
R11471
TCLK2-
10pF
C11417
0
R11462
OPT
TCLK7+
0
R11475
LVTX6_B+
LVTX7_CLK-
TC4+
100
R11423
TC4-
TE6-
LVTX8_B-
100
R11404
TB1-
100
R11434
TD2+
LVTX3_E-
LVTX3_B-
LVTX8_C+
TE8+
2V5
100
R11414
TD4+
TCLK5+
/FPGA_RESET
/CONFIG
DCLK
22
1/16W
AR11400
12507WR-10L
P11400
1
2
3
4
5
6
7
8
9
10
11
EP3C55F484C6N
IC11400
F6
VCCD_PLL3
F5
GNDA3
G6
VCCA3
G4
B 1 _ I O [ 0 ]
G3
B 1 _ I O [ 1 ]
B2
B 1 _ I O [ 2 ]
B1
B 1 _ I O [ 3 ]
G5
B 1 _ I O [ 4 ]
E4
B 1 _ I O [ 5 ]
E3
B 1 _ I O [ 6 ]
C2
B 1 _ I O [ 7 ]
C1
B 1 _ I O [ 8 ]
D2
B 1 _ I O [ 9 ]
D1
B 1 _ I O [ 1 0 ]
H7
B 1 _ I O [ 1 1 ]
H6
B 1 _ I O [ 1 2 ]
J 6
B 1 _ I O [ 1 3 ]
H4
B 1 _ I O [ 1 4 ]
H3
B 1 _ I O [ 1 5 ]
E2
B 1 _ I O [ 1 6 ]
E1
B 1 _ I O [ 1 7 ]
F2
B 1 _ I O [ 1 8 ]
F1
B 1 _ I O [ 1 9 ]
J 5
B 1 _ I O [ 2 0 ]
H5
B 1 _ I O [ 2 1 ]
K6
nSTATUS
J 7
B 1 _ I O [ 2 2 ]
K7
B 1 _ I O [ 2 3 ]
J 4
B 1 _ I O [ 2 4 ]
H2
B 1 _ I O [ 2 5 ]
H1
B 1 _ I O [ 2 6 ]
J 3
B 1 _ I O [ 2 7 ]
J 2
B 1 _ I O [ 2 8 ]
J 1
B 1 _ I O [ 2 9 ]
K2
DCLK
K1
B 1 _ I O [ 3 0 ]
K5
nCONFIG
L5
TDI
L2
TCK
L1
TMS
L4
TDO
L3
nCE
G2
CLK0
G1
CLK1
EP3C55F484C6N
IC11400
T2
CLK2
T1
CLK3
L6
B 2 _ I O [ 0 ]
M6
B 2 _ I O [ 1 ]
M2
B 2 _ I O [ 2 ]
M1
B 2 _ I O [ 3 ]
M4
B 2 _ I O [ 4 ]
M3
B 2 _ I O [ 5 ]
N2
B 2 _ I O [ 6 ]
N1
B 2 _ I O [ 7 ]
M5
B 2 _ I O [ 8 ]
P2
B 2 _ I O [ 9 ]
P1
B 2 _ I O [ 1 0 ]
R2
B 2 _ I O [ 1 1 ]
R1
B 2 _ I O [ 1 2 ]
N5
B 2 _ I O [ 1 3 ]
P4
B 2 _ I O [ 1 4 ]
P3
B 2 _ I O [ 1 5 ]
U2
B 2 _ I O [ 1 6 ]
U1
B 2 _ I O [ 1 7 ]
V2
B 2 _ I O [ 1 8 ]
V1
B 2 _ I O [ 1 9 ]
P5
B 2 _ I O [ 2 0 ]
N6
B 2 _ I O [ 2 1 ]
R4
B 2 _ I O [ 2 2 ]
R3
B 2 _ I O [ 2 3 ]
W2
B 2 _ I O [ 2 4 ]
W1
B 2 _ I O [ 2 5 ]
Y2
B 2 _ I O [ 2 6 ]
Y1
B 2 _ I O [ 2 7 ]
T3
B 2 _ I O [ 2 8 ]
N7
B 2 _ I O [ 2 9 ]
P7
B 2 _ I O [ 3 0 ]
AA2
B 2 _ I O [ 3 1 ]
AA1
B 2 _ I O [ 3 2 ]
V4
B 2 _ I O [ 3 3 ]
V3
B 2 _ I O [ 3 4 ]
P6
B 2 _ I O [ 3 5 ]
R5
B 2 _ I O [ 3 6 ]
T4
B 2 _ I O [ 3 7 ]
T5
B 2 _ I O [ 3 8 ]
R6
B 2 _ I O [ 3 9 ]
T6
VCCA1
U5
GNDA1
U6
VCCD_PLL1
EP3C55F484C6N
IC11400
VCCD_PLL4
V17
GNDA4
V18
VCCA4
U18
B 5 _ I O [ 0 ]
AA22
B 5 _ I O [ 1 ]
AA21
B 5 _ I O [ 2 ]
T17
B 5 _ I O [ 3 ]
T18
B 5 _ I O [ 4 ]
W20
B 5 _ I O [ 5 ]
W19
B 5 _ I O [ 6 ]
Y22
B 5 _ I O [ 7 ]
Y21
B 5 _ I O [ 8 ]
U20
B 5 _ I O [ 9 ]
U19
B 5 _ I O [ 1 0 ]
W22
B 5 _ I O [ 1 1 ]
W21
B 5 _ I O [ 1 2 ]
T20
B 5 _ I O [ 1 3 ]
T19
B 5 _ I O [ 1 4 ]
R17
B 5 _ I O [ 1 5 ]
P17
B 5 _ I O [ 1 6 ]
V22
B 5 _ I O [ 1 7 ]
V21
B 5 _ I O [ 1 8 ]
R20
B 5 _ I O [ 1 9 ]
U22
B 5 _ I O [ 2 0 ]
U21
B 5 _ I O [ 2 1 ]
R18
B 5 _ I O [ 2 2 ]
R19
B 5 _ I O [ 2 3 ]
N16
B 5 _ I O [ 2 4 ]
R22
B 5 _ I O [ 2 5 ]
R21
B 5 _ I O [ 2 6 ]
P20
B 5 _ I O [ 2 7 ]
P22
B 5 _ I O [ 2 8 ]
P21
B 5 _ I O [ 2 9 ]
N20
B 5 _ I O [ 3 0 ]
N19
B 5 _ I O [ 3 1 ]
N17
B 5 _ I O [ 3 2 ]
N18
B 5 _ I O [ 3 3 ]
N22
B 5 _ I O [ 3 4 ]
N21
B 5 _ I O [ 3 5 ]
M22
B 5 _ I O [ 3 6 ]
M21
B 5 _ I O [ 3 7 ]
M20
B 5 _ I O [ 3 8 ]
M19
B 5 _ I O [ 3 9 ]
M16
CLK7
T22
CLK6
T21
EP3C55F484C6N
IC11400
CLK5
G22
CLK4
G21
CONF_DONE
M18
MSEL0
M17
MSEL1
L18
MSEL2
L17
MSEL3
K20
B 6 _ I O [ 0 ]
L22
B 6 _ I O [ 1 ]
L21
B 6 _ I O [ 2 ]
K19
B 6 _ I O [ 3 ]
K22
B 6 _ I O [ 4 ]
K21
B 6 _ I O [ 5 ]
J 2 2
B 6 _ I O [ 6 ]
J 2 1
B 6 _ I O [ 7 ]
H22
B 6 _ I O [ 8 ]
H21
B 6 _ I O [ 9 ]
K17
B 6 _ I O [ 1 0 ]
K18
B 6 _ I O [ 1 1 ]
J 1 8
B 6 _ I O [ 1 2 ]
F22
B 6 _ I O [ 1 3 ]
F21
B 6 _ I O [ 1 4 ]
J 2 0
B 6 _ I O [ 1 5 ]
J 1 9
B 6 _ I O [ 1 6 ]
J 1 7
B 6 _ I O [ 1 7 ]
H20
B 6 _ I O [ 1 8 ]
H19
B 6 _ I O [ 1 9 ]
E22
B 6 _ I O [ 2 0 ]
E21
B 6 _ I O [ 2 1 ]
H18
B 6 _ I O [ 2 2 ]
H16
B 6 _ I O [ 2 3 ]
D22
B 6 _ I O [ 2 4 ]
D21
B 6 _ I O [ 2 5 ]
F20
B 6 _ I O [ 2 6 ]
F19
B 6 _ I O [ 2 7 ]
G18
B 6 _ I O [ 2 8 ]
H17
B 6 _ I O [ 2 9 ]
C22
B 6 _ I O [ 3 0 ]
C21
B 6 _ I O [ 3 1 ]
B22
B 6 _ I O [ 3 2 ]
B21
B 6 _ I O [ 3 3 ]
C20
B 6 _ I O [ 3 4 ]
D20
B 6 _ I O [ 3 5 ]
F17
B 6 _ I O [ 3 6 ]
G17
VCCA2
F18
GNDA2
E18
VCCD_PLL2
E17
EP3C55F484C6N
IC11400
B 7 _ I O [ 0 ]
F16
B 7 _ I O [ 1 ]
E16
B 7 _ I O [ 2 ]
F15
B 7 _ I O [ 3 ]
G16
B 7 _ I O [ 4 ]
G15
B 7 _ I O [ 5 ]
F14
B 7 _ I O [ 6 ]
C18
B 7 _ I O [ 7 ]
D18
B 7 _ I O [ 8 ]
D17
B 7 _ I O [ 9 ]
C19
B 7 _ I O [ 1 0 ]
D19
B 7 _ I O [ 1 1 ]
A20
B 7 _ I O [ 1 2 ]
B20
B 7 _ I O [ 1 3 ]
C17
B 7 _ I O [ 1 4 ]
B19
B 7 _ I O [ 1 5 ]
A19
B 7 _ I O [ 1 6 ]
A18
B 7 _ I O [ 1 7 ]
B18
B 7 _ I O [ 1 8 ]
D15
B 7 _ I O [ 1 9 ]
E15
B 7 _ I O [ 2 0 ]
G14
B 7 _ I O [ 2 1 ]
G13
B 7 _ I O [ 2 2 ]
A17
B 7 _ I O [ 2 3 ]
B17
B 7 _ I O [ 2 4 ]
A16
B 7 _ I O [ 2 5 ]
B16
B 7 _ I O [ 2 6 ]
C15
B 7 _ I O [ 2 7 ]
E14
B 7 _ I O [ 2 8 ]
F13
B 7 _ I O [ 2 9 ]
A15
B 7 _ I O [ 3 0 ]
B15
B 7 _ I O [ 3 1 ]
C13
B 7 _ I O [ 3 2 ]
D13
B 7 _ I O [ 3 3 ]
E13
B 7 _ I O [ 3 4 ]
A14
B 7 _ I O [ 3 5 ]
B14
B 7 _ I O [ 3 6 ]
A13
B 7 _ I O [ 3 7 ]
B13
B 7 _ I O [ 3 8 ]
E12
B 7 _ I O [ 3 9 ]
E11
B 7 _ I O [ 4 0 ]
F11
CLK8
A12
CLK9
B12
EP3C55F484C6N
IC11400
B 8 _ I O [ 0 ]
A11
B 8 _ I O [ 1 ]
B11
B 8 _ I O [ 2 ]
D10
B 8 _ I O [ 3 ]
E10
B 8 _ I O [ 4 ]
A10
B 8 _ I O [ 5 ]
B10
B 8 _ I O [ 6 ]
A9
B 8 _ I O [ 7 ]
B9
B 8 _ I O [ 8 ]
C10
B 8 _ I O [ 9 ]
G11
B 8 _ I O [ 1 0 ]
A8
B 8 _ I O [ 1 1 ]
B8
B 8 _ I O [ 1 2 ]
A7
B 8 _ I O [ 1 3 ]
B7
B 8 _ I O [ 1 4 ]
A6
B 8 _ I O [ 1 5 ]
B6
B 8 _ I O [ 1 6 ]
E9
B 8 _ I O [ 1 7 ]
C8
B 8 _ I O [ 1 8 ]
C7
B 8 _ I O [ 1 9 ]
D8
B 8 _ I O [ 2 0 ]
E8
B 8 _ I O [ 2 1 ]
A5
B 8 _ I O [ 2 2 ]
B5
B 8 _ I O [ 2 3 ]
G10
B 8 _ I O [ 2 4 ]
F10
B 8 _ I O [ 2 5 ]
C6
B 8 _ I O [ 2 6 ]
D7
B 8 _ I O [ 2 7 ]
A4
B 8 _ I O [ 2 8 ]
B4
B 8 _ I O [ 2 9 ]
F8
B 8 _ I O [ 3 0 ]
G8
B 8 _ I O [ 3 1 ]
A3
B 8 _ I O [ 3 2 ]
B3
B 8 _ I O [ 3 3 ]
D6
B 8 _ I O [ 3 4 ]
E7
B 8 _ I O [ 3 5 ]
C3
B 8 _ I O [ 3 6 ]
C4
B 8 _ I O [ 3 8 ]
F7
B 8 _ I O [ 3 9 ]
G7
B 8 _ I O [ 4 0 ]
F9
B 8 _ I O [ 4 1 ]
E6
B 8 _ I O [ 4 2 ]
E5
B 8 _ I O [ 4 3 ]
G9
3.3K
R11468
2K
R11461
2K
R11460
TDO_FLASH
TMS_FLASH
TDI_FLASH
TCK_FLASH
22
R11144
2SC3052
Q11141
E
B
C
4.7K
R11143
FPGA_D/L_CTRL
2V5
/CE
10K
R11142
0
R11141
/CONFIG
BLM18PG121SN1D
L11401
OPT
+3.3V
MDS62110208
GAS1
OPT
MDS62110208
GAS2
OPT
MDS62110208
GAS6
OPT
MDS62110208
GAS7
OPT
MDS62110208
GAS3
OPT
MDS62110208
GAS5
OPT
MDS62110208
GAS4
OPT
MDS62110208
GAS8
OPT
0
OPT
R21500
0
R21502
0
R21501
0
R21504
0
R21505
OPT
0
R11499
0
OPT
R11498
0
OPT
R21503
22
FPGA_DL
R21506
22
FPGA_DL
R21508
22
R11485
22
R11486
22
R11472
33
FPGA_DL
R21509
33
FPGA_DL
R21507
27
R11473
MDS62110208
OPT
GAS11
MDS62110208
OPT
GAS12
MDS62110208
OPT
GAS10
MDS62110208
OPT
GAS9
MDS62110208
OPT
GAS13
MDS62110208
OPT
GAS14
F P G A   I 2 C   L e v e l   S h i f t   ( 3 . 3 V   < - >   2 . 5 V )
3D + 240 FRC + TCON BOARD
9
EP3C55_C6N (FPGA IC)
10
I R   E m i t t e r   V s y n c   L e v e l   S h i f t   ( 2 . 5 V   t o   3 . 3 V )
F P G A   R e s e t   L e v e l   S h i f t e r   ( 3 . 3 V   t o   2 . 5 V )
2 0 0 9 .   1 1 .   1 3
FPGA DOWNLOAD CONTROL
THE    SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS 
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE    SYMBOL MARK OF THE SCHEMETIC.
RRXBCK+/RLV2P
100
R9715
LVDS_TX_1_CLK_N
LVDS_TX_1_CLK_N
RRXA3-
LVDS_TX_0_DATA0_P
LVDS_TX_0_DATA2_P
LVDS_TX_1_DATA0_P
RRXA4-/RLV3N
LVDS_TX_0_DATA4_P
LVDS_TX_1_DATA0_N
LVDS_TX_0_DATA4_N
LVDS_TX_0_DATA0_N
LVDS_TX_1_DATA0_N
RRXB0-/RLCLKN
100
R9708
LVDS_TX_0_DATA3_N
RRXACK+/RLV4P
LVDS_TX_0_DATA3_P
LVDS_TX_0_DATA2_N
LVDS_TX_0_DATA1_N
100
R9712
LVDS_TX_1_DATA1_N
LVDS_TX_0_DATA2_N
RRXB4-/RLV0N
LVDS_TX_0_DATA4_N
100
R9709
LVDS_TX_0_DATA3_N
RRXA2+/RLV5P
RRXACK-/RLV4N
100
R9714
LVDS_TX_1_DATA3_N
LVDS_TX_1_CLK_P
LVDS_TX_1_DATA2_P
LVDS_TX_1_DATA1_N
RRXA3+
RRXA1+
LVDS_TX_1_DATA4_P
100
R9705
LVDS_TX_1_DATA2_N
LVDS_TX_1_DATA2_P
RRXA2-/RLV5N
LVDS_TX_0_CLK_N
LVDS_TX_0_DATA1_P
LVDS_TX_1_DATA0_P
RRXB3+/RLV1P
RRXB1-
LVDS_TX_0_CLK_N
LVDS_TX_0_CLK_P
RRXA0+
100
R9707
RRXBCK-/RLV2N
LVDS_TX_1_DATA3_P
RRXB2+
LVDS_TX_1_DATA2_N
100
R9706
LVDS_TX_0_DATA2_P
100
R9704
LVDS_TX_1_CLK_P
LVDS_TX_1_DATA1_P
LVDS_TX_0_DATA4_P
LVDS_TX_1_DATA3_P
LVDS_TX_0_DATA0_P
LVDS_TX_1_DATA1_P
LVDS_TX_1_DATA4_N
100
R9710
RRXA0-
RRXB4+/RLV0P
LVDS_TX_1_DATA4_P
RRXB2-
RRXA1-
LVDS_TX_1_DATA4_N
RRXA4+/RLV3P
RRXB0+/RLCLKP
LVDS_TX_0_DATA1_P
100
R9711
LVDS_TX_0_DATA0_N
RRXB3-/RLV1N
100
R9713
LVDS_TX_0_DATA3_P
LVDS_TX_0_CLK_P
LVDS_TX_1_DATA3_N
RRXB1+
LVDS_TX_0_DATA1_N
+3.3V
3.3K
R9729
10K
R9732
VS_SLAVE_MODE
10K
OPT
R9730
DUAL_LVDS
EEPROM_NA
3.3K
R9700
+3.3V
+3.3V
3.3K
R9702
10K
OPT
R9703
3.3K
OPT
R9731
10K
R9701
+3.3V
/TCON_EN
JTP-1127WEM
SW9700
1
2
43
KIA7027AF
IC9700
2
G
3
O
1
I
+3.3V
10K
R9733
+3.3V
LG5111_RESET
22
R9734
OPT
1K
R9728
EEPROM_WP
10K
R9753
10K
OPT
R9736
2K
R9757
3.3K
R9735
3.3K
OPT
R9752
EEPROM_A1
+3.3V
M_SCL
M24512-WMW6G(REV.B)
IC9703
3
E2
2
E1
4
VSS
1
E0
5
SDA
6
SCL
7
WC
8
VCC
+3.3V
2K
R9758
0 . 1 u F
16V
C9706
M_SDA
UART_RXD
R_VS
LG5111_RESET
3.3K
OPT
R9737
+3.3V
M3_MOSI
L_VSYNC
EEPROM_A1
I2C_SCL
TCK
M1_MOSI
VSYNC
M0_MOSI
S_SCLK
EEPROM_NA
VS_SLAVE_MODE
I2C_SDA
M_SCL
S_MOSI
EEPROM_WP
TMS
1M
1%
R9741
M2_MOSI
M_SDA
TRST_N
M3_SCLK
S_CS_N
M1_SCLK
TDI
/TCON_EN
UART_TXD
M2_SCLK
M0_SCLK
TDO
DUAL_LVDS
+1.8V_TXVDD
+1.8V_RXVDD
+1.8V_VDD
+1.8V_PLL
+3.3V_VDD
0 . 1 u F
16V
C9759
0 . 1 u F
16V
C9742
0 . 1 u F
16V
C9729
+1.8V_VDD
0 . 1 u F
16V
C9765
0 . 1 u F
16V
C9713
0 . 1 u F
16V
C9715
0 . 1 u F
16V
C9724
0 . 1 u F
16V
C9719
0 . 1 u F
16V
C9726
0 . 1 u F
16V
C9766
0 . 1 u F
16V
C9752
0 . 1 u F
16V
C9727
0 . 1 u F
16V
C9723
0 . 1 u F
16V
C9768
0 . 1 u F
16V
C9775
0 . 1 u F
16V
C9721
+1.8V_RXVDD
0 . 1 u F
16V
C9717
+1.8V_TXVDD
0 . 1 u F
16V
C9731
0 . 1 u F
16V
C9748
0 . 1 u F
16V
C9750
0 . 1 u F
16V
C9743
0 . 1 u F
16V
C9745
0 . 1 u F
16V
C9714
0 . 1 u F
16V
C9761
0 . 1 u F
16V
C9741
+3.3V_VDD
0 . 1 u F
16V
C9736
0 . 1 u F
16V
C9767
0 . 1 u F
16V
C9771
0 . 1 u F
16V
C9760
0 . 1 u F
16V
C9764
0 . 1 u F
16V
C9762
0 . 1 u F
16V
C9732
0 . 1 u F
16V
C9753
0 . 1 u F
16V
C9720
0 . 1 u F
16V
C9751
0 . 1 u F
16V
C9746
+1.8V_PLL
0 . 1 u F
16V
C9758
0 . 1 u F
16V
C9734
0 . 1 u F
16V
C9747
0 . 1 u F
16V
C9755
0 . 1 u F
16V
C9738
0 . 1 u F
16V
C9754
0 . 1 u F
16V
C9722
0 . 1 u F
16V
C9725
0 . 1 u F
16V
C9716
0 . 1 u F
16V
C9773
0 . 1 u F
16V
C9749
+1.8V_VDD
0 . 1 u F
16V
C9740
0 . 1 u F
16V
C9728
0 . 1 u F
16V
C9735
0 . 1 u F
16V
C9757
0 . 1 u F
16V
C9769
0 . 1 u F
16V
C9718
0 . 1 u F
16V
C9770
0 . 1 u F
16V
C9772
0 . 1 u F
16V
C9739
0 . 1 u F
16V
C9733
+3.3V_VDD
0 . 1 u F
16V
C9712
+3.3V_VDD
+1.8V_L/DIMMING
120-ohm
L9703
+1.8V_TXVDD
120-ohm
L9704
+1.8V_RXVDD
10uF
10V
C9730
120-ohm
L9702
10uF
10V
C9737
+1.8V_PLL
120-ohm
L9706
+3.3V
120-ohm
L9705
+1.8V_VDD
10uF
10V
C9774
10uF
10V
C9756
10uF
10V
C9744
2200pF
C9708
+3.3V
0 . 1 u F
16V
C9710
10uF
25V
C9702
3.6uH
L9701
VLCD_POWER
AOZ1072AI
EAN60922901
IC9702
DEV
3
AGND
2
VIN
4
FB
1
PGND
5
COMP
6
EN
7
LX_1
8
LX_2
120-ohm
L9700
9.1K
R9738
2K
1%
R9755
10K
R9740
10K
1%
R2
R9756
+1.8V_L/DIMMING
10uF
25V
C9703
10.5K
1%
R9754
1000pF
50V
C9705
22uF
10V
C9709
UART_TXD
+3.3V
UART_RXD
12505WS-04A00
P9701
OPT
1
+3.3V
2
GND
3
RX
4
TX
5
.
22
R9761
22
R9763
22
R9760
22
R9759
22
R9764
22
R9762
22
R9776
22
R9750
22
R9751
22
R9742
22
R9743
22
R9744
22
R9745
22
R9746
22
R9747
22
R9748
22
R9749
0 . 1 u F
16V
C9763
0 . 1 u F
16V
C9700
M_SCL
22
R9366
OPT
22
R9367
OPT
M_SDA
330
R9777
LG5111
EAN60997801
IC9701
DEV
R1A1P
A3
R1A1M
A2
R1B1P
A4
R1B1M
B3
R1C1P
B1
R1C1M
B2
R1CLK1P
C2
R1CLK1M
C1
R1D1P
C3
R1D1M
D3
R1E1P
D1
R1E1M
D2
R1A2P
E2
R1A2M
E1
R1B2P
E3
R1B2M
F3
R1C2P
F1
R1C2M
F2
R1CLK2P
G1
R1CLK2M
G2
R1D2P
H1
R1D2M
H2
R1E2P
J 1
R1E2M
J 2
R2A1P
K1
R2A1M
K2
R2B1P
L1
R2B1M
L2
R2C1P
M1
R2C1M
M2
R2CLK1P
N2
R2CLK1M
N1
R2D1P
N3
R2D1M
P3
R2E1P
P1
R2E1M
P2
R2A2P
R2
R2A2M
R1
R2B2P
R3
R2B2M
T3
R2C2P
T1
R2C2M
T2
R2CLK2P
U2
R2CLK2M
U1
R2D2P
U3
R2D2M
V4
R2E2P
V2
R2E2M
V3
T1A1P
A17
T1A1N
A16
T1B1P
B16
T1B1N
A15
T1C1P/RLV0N
B17
T1C1N/RLV0P
B18
T1CLK1P/RLV1N
C18
T1CLK1N/RLV1P
C17
T1D1P
D16
T1D1N
C16
T1E1P/RLV2N
D17
T1E1N/RLV2P
D18
T1A2P/RCLKN
E18
T1A2N/RCLKP
E17
T1B2P
F16
T1B2N
E16
T1C2P
F17
T1C2N
F18
T1CLK2P/RLV3N
G18
T1CLK2N/RLV3P
G17
T1D2P/RLV4N
H18
T1D2N/RLV4P
H17
T1E2P/RLV5N
J 1 8
T1E2N/RLV5P
J 1 7
T2A1P
K18
T2A1N
K17
T2B1P/LLV0N
L18
T2B1N/LLV0P
L17
T2C1P/LLV1N
M18
T2C1N/LLV1P
M17
T2CLK1P/LLV2N
N18
T2CLK1N/LLV2P
N17
T2D1P
P16
T2D1N
N16
T2E1P/LCLKN
P17
T2E1N/LCLKP
P18
T2A2P
R18
T2A2N
R17
T2B2P
T16
T2B2N
R16
T2C2P/LLV3N
T17
T2C2N/LLV3P
T18
T2CLK2P/LLV4N
U18
T2CLK2N/LLV4P
U17
T2D2P
V15
T2D2N
U16
T2E2P/LLV5N
V16
T2E2N/LLV5P
V17
LG5111
IC9701
DEV
CLK25_XOUT
A5
CLK25_XIN
B5
M0_SCLK
A7
M0_MOSI
B7
M1_SCLK
A6
M1_MOSI
B6
M2_SCLK
R6
M2_MOSI
T6
M3_SCLK
U6
M3_MOSI
V6
S_CS
A8
S_SCLK
B8
S_MOSI
B9
VS_SLAVE_MODE
R5
TCON_EN
T5
R_VS
U5
DUAL_LVDS
V5
VS_IN
A9
L_VS
A10
H_CONV
A11
DPM
A12
SOE
A13
PORES_N
B4
OPT_N
B10
POL
B11
FLK
B12
VDD_ODD[GSC]
A14
VDD_EVEN[GOE]
B13
VST[GSP]
B14
RMLVDS
B15
TMODE3
P4
TMODE2
R4
TMODE1
T4
TMODE0
U4
GPIO0
R7
GPIO1
R8
GPIO2
R9
GPIO3
R10
GPIO4
R11
GPIO5
R12
GPIO6
R13
GPIO7
R14
EEPROM_WP
T8
EEPROM_NA
U8
EEPROM_A1
V8
M_SDA
U7
M_SCL
V7
S_SDA
U9
S_SCL
V9
UARTRXD
V10
UARTTXD
U10
TMS
T11
TCK
U11
TDI
V12
TDO
U12
TRST_N
V11
GCLK1[GSP_R]
V13
GCLK2
U13
GCLK3
T13
GCLK4[OPT_P]
T14
GCLK5
V14
GCLK6
U14
LG5111
IC9701
DEV
RXVDD_18_1
G3
RXVDD_18_2
H3
RXVDD_18_3
J 3
RXVDD_18_4
K3
RXVDD_18_5
L3
RXVDD_18_6
M3
TXVDD_18_1
E15
TXVDD_18_2
F15
TXVDD_18_3
G15
TXVDD_18_4
G16
TXVDD_18_5
H16
TXVDD_18_6
J 1 6
TXVDD_18_7
K16
TXVDD_18_8
L16
TXVDD_18_9
M15
TXVDD_18_10
M16
TXVDD_18_11
N15
TXVDD_18_12
P15
PLL2_AVDD
C4
VDD_18_1
C5
VDD_18_2
C14
VDD_18_3
D6
VDD_18_4
D13
PLL_AVDD
E4
VDD_18_5
G7
VDD_18_6
G12
VDD_18_7
H7
VDD_18_8
H12
VDD_18_9
J 7
VDD_18_10
J 1 2
VDD_18_11
K7
VDD_18_12
K12
VDD_18_13
L7
VDD_18_14
L12
VDD_18_15
M7
VDD_18_16
M8
VDD_18_17
M9
VDD_18_18
M10
VDD_18_19
M11
VDD_18_20
M12
VDD_33_1
C6
VDD_33_2
C7
VDD_33_3
C8
VDD_33_4
C9
VDD_33_5
C10
VDD_33_6
C11
VDD_33_7
C12
VDD_33_8
C13
VDD_33_9
D7
VDD_33_10
D8
VDD_33_11
D9
VDD_33_12
D10
VDD_33_13
D11
VDD_33_14
D12
VDD_33_15
G8
VDD_33_16
G9
VDD_33_17
G10
VDD_33_18
G11
RX_GND_1
G4
RX_GND_2
H4
RX_GND_3
J 4
RX_GND_4
K4
RX_GND_5
L4
RX_GND_6
M4
TX_GND_1
F14
TX_GND_2
G14
TX_GND_3
H14
TX_GND_4
H15
TX_GND_5
J 1 4
TX_GND_6
J 1 5
TX_GND_7
K14
TX_GND_8
K15
TX_GND_9
L14
TX_GND_10
L15
TX_GND_11
M14
TX_GND_12
N14
GND_1
C15
GND_2
D4
GND_3
D5
GND_4
D14
GND_5
D15
GND_6
E5
GND_7
E14
GND_8
F4
GND_9
F5
GND_10
G5
GND_11
H5
GND_12
H8
GND_13
H9
GND_14
H10
GND_15
H11
GND_16
J 5
GND_17
J 8
GND_18
J 9
GND_19
J 1 0
GND_20
J 1 1
GND_21
K5
GND_22
K8
GND_23
K9
GND_24
K10
GND_25
K11
GND_26
L5
GND_27
L8
GND_28
L9
GND_29
L10
GND_30
L11
GND_31
M5
GND_32
N4
GND_33
N5
GND_34
P5
GND_35
P14
GND_36
R15
GND_37
T7
GND_38
T9
GND_39
T10
GND_40
T12
GND_41
T15
GND_42
U15
27pF
50V
C9707
27pF
50V
C9704
12K
R9739
0 . 1 u F
16V
C9776
22
R9768
22
R9765
TCK
22
R9766
10K
R9772
TDO
TDI
TMS
22
R9767
1K
R9775
22
R9769
TRST_N
10K
R9773
10K
R9774
10K
R9771
FPGA_VSYNC
0
R9368
OPT
0
R9369
25MHz
X9700
3D_DIMMING
FPGA_VSYNC
0
VSYNC_GPIO
R9360
3D_DIMMING_2
33pF
50V
OPT
C9777
33pF
50V
OPT
C9778
33pF
50V
OPT
C9779
33pF
50V
OPT
C9780
4 . 7 u F
10V
C9701
Close to LG5111 LVDS Input PIN
M a s t e r / S l a v e   M o d e   S e l e c t i o n
-   H i g h   :   S l a v e   M o d e ( T M 4 8 0 H z , L E 9 5 0 0 )
-   L O W   :   M a s t e r   M o d e
              ( T M 2 4 0 H z , L E 5 5 0 0 / 7 5 0 0 / 8 5 0 0 )
D u a l / Q u a d - L i n k   L V D S   I n p u t   S e l e c t i o n
-   H i g h   :   D u a l - L i n k   L V D S ( T M 4 8 0 H z , L E 9 5 0 0 )
- LOW : Quad-Link LVDS
                ( T M 2 4 0 H z ,   L E 5 5 0 0 / 7 5 0 0 / 8 5 0 0 )
T X   O u t p u t   M o d e   S e l e c t i o n
-   H i g h   :   L V D S ( T M 4 8 0 H z ,   L E 9 5 0 0 )
- LOW : Mini-LVDS
              ( T M 2 4 0 H z ,   L E 5 5 0 0 / 7 5 0 0 / 8 5 0 0 )
E x t e r n a l   S e r i a l   E E P R O M   A v a l i b i l i t y
-   H i g h   :   N o t   A v a i l a b l e
- LOW : Use EEPROM
[RESET for LG5111]
W r i t e   P r o t e c t i o n  
L o w   :   N o r m a l   O p e r a t i o n
H i g h   :   W r i t e   P r o t e c t i o n
[EEPROM for LG5111]
I 2 C   S l a v e   A d d r e s s   :   0 x A 4
Vout = 0.8*(1+R1/R2)
[ + 1 . 8 V   f o r   L G 5 1 1 1 ]
R1
[UART for LG5111]
[JTAG for LG5111]
[ M i n i - L V D S   S i g n a l   S t r e n g t h ]
  1 .   A d j u s t   M i n i - L V D S   T x   v o l t a g e   s w i n g   l e v e l
        ( s w i n g   l e v e l   c a n   b e   a f f e c t e d   b y   F F C   c a b l e )
  2 .   A d d   r e s i s t o r   a n d   m a k e   o p t i o n   f o r   e a c h   m o d e l
P l a c e   n e a r   I C 9 7 0 1
f o r   E M I   t e s t   o n l y
0 9 / 1 0 / 1 3
L G 5 1 1 1   ( L . D . )   f r o m   D P
97
COMMON_LD_400/480HZ
THE    SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS 
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE    SYMBOL MARK OF THE SCHEMETIC.
M2_SCLK
M3_SCLK
M2_MOSI
M3_MOSI
S_SCLK
R_VS
S_CS_N
S_MOSI
M24M01-HRMN6TP
EAN60771501
DEV
IC1701
3
E2
2
E1
4
VSS
1
NC
5
SDA
6
SCL
7
WP
8
VCC
4.7K
R1704
OPT
0 . 1 u F
C1701
0
OPT
R1703
22
R1706
I2C_SCL
22
R1705
I2C_SDA
+3.3V
0
R1702
OPT
4.7K
R1701
A4’h
N V R A M   f o r   W h i t e   B a l a n c e   D a t a
Page of 57
Display

Click on the first or last page to see other 55LEX8-ZA (CHASSIS:LD03S) service manuals if exist.

RANDOM: