DOWNLOAD Sharp 28JW-73H (serv.man11) Service Manual ↓ Size: 86.92 KB | Pages: 5 in PDF or view online for FREE

Fig. 1–1: Simplified functional block diagram of the MSP 34x0G

Fig. 4–9: PQFP80 package

65

66

67

68

69

70

71

72

73

74

75

76

77

78

79

80

40

39

38

37

36

35

34

33

32

31

30

29

28

27

26

25

1

2

3

4

56

7

8

9

10 11 12 13 14 15

16 17 18 19 20 21 22 23 24

64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41

AVSUP

AVSUP

ANA_IN1+

ANA_IN

−

ANA_IN2+

TESTEN

XTAL_IN

XTAL_OUT

TP

AUD_CL_OUT

NC

NC

D_CTR_I/O_1

D_CTR_I/O_0

ADR_SEL

STANDBYQ

CAPL_M

AHVSUP

CAPL_A

SC1_OUT_L

SC1_OUT_R

VREF1

SC2_OUT_L

SC2_OUT_R

NC

NC

DACM_SUB

NC

DACM_L

DACM_R

VREF2

DACA_L

NC

AVSS

AVSS

MONO_IN

NC

VREFTOP

SC1_IN_R

SC1_IN_L

ASG

NC

SC2_IN_R

SC2_IN_L

ASG

SC3_IN_R

SC3_IN_L

ASG

SC4_IN_R

SC4_IN_L

NC

AGNDC

AHVSS

AHVSS

NC

NC

I2C_CL

I2C_DA

I2S_CL

I2S_WS

I2S_DA_OUT

I2S_DA_IN1

ADR_DA

ADR_WS

ADR_CL

NC

DVSUP

DVSUP

DVSUP

DVSS

DVSS

DVSS

I2S_DA_IN2

NC

NC

NC

RESETQ

NC

NC

DACA_R

Stresses beyond those listed in the “Absolute Maximum Ratings” may cause permanent damage to the device. This
is a stress rating only. Functional operation of the device at these or any other conditions beyond those indicated in
the “Recommended Operating Conditions/Characteristics” of this specification is not implied. Exposure to absolute
maximum ratings conditions for extended periods may affect device reliability.

T

A

Ambient Operating Temperature

−

0

70

°C

T

S

Storage Temperature

−

−40

125

°C

V

SUP1

First Supply Voltage

AHVSUP

−0.3

9.0

V

V

SUP2

Second Supply Voltage

DVSUP

−0.3

6.0

V

V

SUP3

Third Supply Voltage

AVSUP

−0.3

6.0

V

dV

SUP23

Voltage between AVSUP 
and DVSUP

AVSUP,
DVSUP

−0.50.5 V

P

TOT

Power Dissipation
PLCC68
PSDIP64
PSDIP52
PQFP80
PLQFP64

AHVSUP,
DVSUP, 
AVSUP

1200
1300
1200
1000
  960

mW
mW
mW
mW
mW

V

Idig

Input Voltage, all Digital Inputs

−0.3

V

SUP2

+0.3

V

I

Idig

Input Current, all Digital Pins

−

−20

+20

mA

1)

V

Iana

Input Voltage, all Analog Inputs

SCn_IN_s,

2)

MONO_IN

−0.3

V

SUP1

+0.3

V

I

Iana

Input Current, all Analog Inputs

SCn_IN_s,

2)

MONO_IN

−5

+5mA

1)

I

Oana

Output Current, all SCART Outputs

SCn_OUT_s

2)

3)

, 

4)

3)

, 

4)

I

Oana

Output Current, all Analog Outputs 
except SCART Outputs

DACp_s

2)

3)

3)

I

Cana

Output Current, other pins 
connected to capacitors

CAPL_p,

2)

AGNDC

3)

3)

1)

positive value means current flowing into the circuit

2)

“n” means “1”, “2”, “3”, or “4”,     “s” means “L” or “R”,    “p” means “M” or “A”

3)

The analog outputs are short-circuit proof with respect to First Supply Voltage and ground.

4)

Total chip power dissipation must not exceed absolute maximum rating.

 Refer to Pin Circuits (chapter 6.6. on page 157)

Stresses beyond those listed in the “Absolute Maximum Ratings” may cause permanent damage to the device. This
is a stress rating only. Functional operation of the device at these or any other conditions beyond those indicated in
the “Recommended Operating Conditions/Characteristics” of this specification is not implied. Exposure to absolute
maximum ratings conditions for extended periods may affect device reliability.

T

A

Ambient Operating Temperature

−

65

°C

T

S

Storage Temperature

−40

125°C

P

TOT

Total Power Dissipation

−

1400

mW

VSUP

x

Supply Voltage

VSUP

x

−0.3

6

V

V

I

Input Voltage, all Inputs

−0.3

VSUP

x

+0.3

V

V

O

Output Voltage, all Outputs

−0.3

VSUP

x

+0.3

V

V

IO

Input/Output Voltage, all Open Drain Out-
puts

−0.3

6

V

Fig. 1–2: Block diagram of the VCT 38xxA/B (shaded blocks are optional)

The block diagram does not show the additional features of VCT 38xxB.

Video 

Front-end

Comb 

Filter

Color 

Decoder

Display 

Processor

Video 

Back-end

Panorama 

Scaler

4

3

4

12

31

2

I

2

C Master

3 kB
OSD

96 kB 

CPU ROM

TPU

DMA

CPU

24 IO Ports

Watchdog

2 CapCom

2 Timer

15:1 Mux
10-bit ADC

8-bit PWM

Audio

3

2

Clock 

Oscillator

1 kB 

CPU RAM

XTAL1

XTAL2

VIN

AIN

Px

y

ADB, DB, CB

RGBOUT

RGBIN

VE

R

T

PR

OT

HFLB

SE

N

S

E

I

2

C

XR

E

F

HOUT

VR

D

VR

T

SG

N

D

Color, Prio

MSync

I

2

C

VSUPAB

VS

U

PP1

GN

D

P

1

Reset 

Logic

RESQ

VS

U

P

S

TEST

GNDAB

VS

U

P

A

F

VS

U

P

D

GNDA

F

GNDD

RS

W

2

GNDM

EW

8

14-bit PWM

2

2

3

CIN

SVM

Vi

d

e

o

GNDS

CLK20

RDY

BE

24 

kB

AOUT

VSync

VOUT

24 kB ROM

3 kB 

OSD RAM

Pict.Improv

16 kB 

Text 

RAM

Fig. 6–4: PMQFP128 package

48

113

AIN2

114

AIN1

115

AOUT2

116

AOUT1

117

RESQ

118

SCL

119

SDA

120

XTAL1

121

XTAL2

122

VSUPS

123

GNDS

124

WE1Q

125

WE2Q

126

OE1Q

127

OE2Q

128

ADB18

CBIN

VSUPAF

47

GNDAF

46

SGND

45

VRT

44

VOUT

43

P10/VIN5

42

P11

41

P12

40

P13

39

GNDP1

38

VSUPP1

37

P14

36

P15

35

P16

34

P17

33

VSUPADB

GNDADB

ADB16

ADB15

ADB14

ADB13

ADB12

ADB11

ADB10

ADB17

ADB9

ADB8

1

2

3

4

56

7

8

9

10 11 12 13 14 15

16 17 18 19 20 21 22 23 24

96 9594 93 92 91 90 89 88 87 86 8584 83 82 81 80 79 78 77 76 7574 73

2526 27 28 29 30 31 32

ADB7

ADB6

ADB5

VSUPADB

ADB1

ADB0

DB0

DB1

DB2

DB3

VSUPDB

GNDDB

DB4

DB5

DB6

DB7

ADB2

ADB3

ADB4

GNDADB

72 71 70 69 68 67 66 65

49

CIN1

50

CIN2/CRIN

51

VIN1

52

VIN2

53

VIN3

54

VIN4

55

DISINTROM

56

P27

57

P26

58

P25

59

P24

60

VSUPP2

61

GNDP2

62

P23

63

P22

64

P21

97

VERTQ

98

VERT

99

EW

100

SENSE

101

GNDM

102

RSW1

103

RSW2

104

SVMOUT

105

ROUT

106

GOUT

107

BOUT

108

VSUPAB

109

GNDAB

110

VRD

111

XREF

112

AIN3

SAFETY

VPROT

BIN

GIN

RIN

FBLIN

TEST

P30

P31

HFLB

P32

P33

GNDP3

VSUPP3

P34

P35

HOUT

CLK20

VB0

VB1

VB2

VB3

VB4

VB5

VB6

VB7

VBCLK

P20

VSUPD

GNDD

P37

P36