DOWNLOAD LG 84LM9600 (CHASSIS:LB23J) Service Manual ↓ Size: 12.36 MB | Pages: 111 in PDF or view online for FREE

Model
84LM9600 (CHASSIS:LB23J)
Pages
111
Size
12.36 MB
Type
PDF
Document
Service Manual
Brand
Device
TV / LCD
File
84lm9600-chassis-lb23j.pdf
Date

LG 84LM9600 (CHASSIS:LB23J) Service Manual ▷ View online

FRC Processor(LG1122) 
72LM9500 (T480) 
T-Con IC(LG5812)  
From Main Board 
To Panel ( Slave Left ) 
To Panel (Slave Right ) 
To Panel ( Master Left ) 
To Panel ( Master Right) 
To Panel (LED Driver) 
L9 
LG1152D 
AUD 
BB_TP_DATA 
DAC_DATA 
AAD_DATA 
HSR_P/M 
CVBS 
SIF 
Tuner 
PC_AUDIO 
PC_Audio L/R 
AV 1_Audio L/R 
PC-RGB 
A/V1 
COMP1 
A/V1_CVBS 
Comp1 Y,Pb,Pr 
PC_R,G,B,H,V 
HDMI 
Switch 
HDMI1~4 
L9 
LG1152A 
USB1 
USB2 
USB3 
USB 
HUB 
PHY 
RMII 
LAN 
Motion-R 
M-Remote_R/TX 
Audio 
AMP 
OPTIC 
SPK 
SPDIF 
I2S 
16 
DDR 
16 
DDR 
256MB×4  
(1600) 
128MB×1  
(1600) 
eMMC 
4GB×1  
Built-in WiFi 
3D Depth 
LG1132 
FRC-III 
LG1122 
mini_LVDS 
mini_LVDS 
T-con 
LG5812 
HS_LVDS 
2Link 
HS_LVDS / 2Link 
V by One / 8 Line 
CHB_DATA 
FE_TS_DATA[0-7] 
FE_TS_SYNC         
FE_TS_ERR           
FE_TS_CLK                
FE_TS_VAL 
<Parallel TS> 
USB 
DIF (
DA ONLY
 (
SA ONLY
 Block Diagram for High-end models(Main + BE) 
* FHD 240Hz, T480Hz ( 47/55LM9600) 
 
80Pin 
Mini -LVDS 
Output 
L9D 
(LG1152) 
DDR3@ 
800MHz 
FRC-III 
(LG1122) 
3D Chip 
(LG1132) 
T-Con 
(LG5812) 
2 link 
HS-LVDS 
 
51P Cable 
2 link 
HS-LVDS 
8 lanes 
VbyOne 
Mini-LVDS 
DDR3@ 
800MHz 
DDR3@ 
800MHz 
80Pin 
Mini -LVDS 
Output 
Main Board 
T-Con Board 
Mini-LVDS 
8P L/Dimming 
LED Driver 
240Hz 
LCM 
eMMC 
4Gb 
50Pin 
EPI 
L9D 
(LG1152) 
DDR3@ 
800MHz 
FRC-III 
(LG1122) 
3D Chip 
(LG1132) 
T-Con 
(LG5822) 
2 link 
HS-LVDS 
 
51P Cable 
2 link 
HS-LVDS 
4 lanes 
LVDS 
 
EPI 
DDR3@ 
800MHz 
50Pin 
EPI 
Main Board 
T-Con Board 
EPI 
8P L/Dimming 
LPB (LED Driver) 
120Hz 
LCM 
eMMC 
4Gb 
 Block Diagram for High-end models(Back-end) 
* FHD 120Hz, T240Hz ( 47/55LM8600) 
 
* FHD 240Hz T480Hz ( 72LM9500) 
 
DDR3 SDRAM 
- 
1Gbit (x16) 
- 800MHz 
DDR1_DATA[15:0] 
DDR1_A[13:0]/ 
BA[2:0]/CLK/CKE 
DDR0_DATA[15:0] 
DDR0_A[14:0] / 
BA[2:0]/CLK/CKE 
DC-DC Con 
(TPS54327) 
+2.5V 
SPI_DO/CK/CS 
SPI_DI 
SPI FLASH 
(32Mbit) 
DC-DC Con 
(TPS54327) 
L/DIM0_VS, 
L/DIM0_SCLK/MOSI 
DDR3 SDRAM 
- 
1Gbit (x16) 
- 800MHz 
FRC-III 
(LG1122) 
(0x1C, direct 
0xB2, in-direct) 
XTAL_IN 
XTAL_OUT 
X-Tal 
(24.75Mhz) 
LG1121_RESET 
8Lane Vx1 HS 
Dual-Link HS-LVDS 
V
LCD
_P
O
W
ER
 
(+
12
V
LG
11
21
__
R
ES
ET
 
I2
C_
SD
A
_S
 
I2
C_
SCL_S
 
PMIC 
(MAX17139) 
VCC/VDD/ 
VGH_A/VGL/ 
HVDD/VCORE 
VLCD_POWER(+12V) 
I2C_SDA_S 
I2C_SCL_S 
L/DIM0_VS 
L/DIM0_MOSI/SCLK 
I2C_SDA_S 
I2C_SCL_S 
+1.8V 
VLCD_POWER(+12V) 
VLCD_POWER(+12V) 
* Epoxy 4Layer 1.2T (206x183mm) 
TX
_LO
CK
 
G
M
A
[4
:1
G
M
A
[1
4:
10
V
CC
/V
D
D
 
P-
G
A
M
M
A
 
IC 
– 
M
as
te
r1
 
(BU
F0
68
30
V
CO
M
 
I2
C_
SD
A
_S
 
I2
C_
SCL_S
 
V
CC
/V
D
D
 
G
M
A
_M
[9
:5
G
M
A
_M
[1
8:
15
P-
G
AM
M
A
 
IC 
– 
M
ast
er
(B
UF06
83
0)
 
I2
C_
SD
A
_S
 
I2
C_
SCL_S
 
80
m
ini
-L
VD
Ou
tp
ut
 
RIG
H
LG
24
0H
T-
Co
(L
G5
81
2,
 
0x
70
)
 
O
PT
_N
/O
P
T_
P
G
SP
/G
SC/
G
O
V
D
D
/V
CC
H
V
D
D
V
G
L/
V
G
H
V
CO
M
R
G
M
A
[1
8:
1]
 
V
CO
M
R
FB
 
V
D
D
/V
CC
H
V
D
D
V
G
L/
V
G
H
V
CO
M
G
M
A
[1
8:
1]
 
V
CO
M
LF
B
 
TCO
N
_S
D
A
 
TCO
N
_S
CL
 
EE
PR
O
M
 
(A
T2
4C3
2D
 
32
K
b
it
I2
C_
SD
A
_S
 
I2
C_
SCL_S
 
80
m
ini
-L
VD
Ou
tp
ut
 
LE
FT
 
O
PT
_N
N
/O
P
T_
P
SO
E/
PO
L/
 
H
_C
O
N
V
G
SC/
G
O
O
PT
_N
SO
E/
PO
H
_C
O
N
V
/G
SC/
G
O
H
m
ini
-L
VD
(2
-L
ink
H
m
ini
-L
VD
(2
-L
ink
[S
TCO
N
_S
D
A
 
TCO
N
_S
C
[M
80
P m
in
i-L
VD
Ou
tp
ut
 
RIG
H
LG
24
0H
T-
Co
(L
G5
81
2, 
0x
70
)
 
O
PT
_N
/O
P
T_
P
G
SP
/G
SC/
G
O
V
D
D
/V
CC
H
V
D
D
V
G
L/
V
G
H
V
CO
M
R
G
M
A
[1
8:1
V
CO
M
R
FB
 
V
D
D
/V
CC
H
V
D
D
V
G
L/
V
G
H
V
CO
M
G
M
A
[1
8:1
V
CO
M
LF
B
 
TCO
N
_S
D
A
 
TCO
N
_S
CL
 
EE
PR
O
M
 
(A
T2
4C3
2D
,  
32
K
b
it
I2
C_
SD
A
_S
 
I2
C
_S
C
L_
80
P m
in
i-L
VD
Ou
tp
ut
 
LE
FT
 
O
PT
_N
N
/O
P
T_
P
SO
E/
PO
L/
 
H
_C
O
N
V
G
SC/
G
O
O
PT
_N
SO
E/
PO
H
_C
O
N
V
/G
SC/
G
O
H
F m
ini
-L
VD
(2
-L
ink
H
F m
ini
-L
VD
(2
-L
ink
[S
TCO
N
_S
D
A
 
TCO
N
_S
CL
 
[M
G
M
A
[4
:1
] /
 
G
M
A
[1
4:1
0]
 
V
CC
/V
D
D
 
P-
G
A
M
M
A
 
IC 
– M
as
te
r1
 
(BU
F0
68
30
V
CO
M
 
I2
C_
SD
A
_S
 
I2
C_
SCL_S
 
V
CC
/V
D
D
 
G
M
A
_M
[9
:5
] /
 
G
M
A
_M
[1
8:1
5]
 
P-
G
A
M
M
A
 
IC 
– M
as
te
r2
 
(BU
F0
68
30
I2
C_
SD
A
_S
 
I2
C_
SCL_S
 
DC-DC Con 
(TPS54327) 
+1.5V 
+3.3V 
DC-DC Con 
(TPS54327) 
VLCD_POWER(+12V) 
PMIC 
(MAX17139) 
VCC/VDD/ 
VGH_A/VGL/ 
HVDD/VCORE 
VLCD_POWER(+12V) 
I2C_SDA_S 
I2C_SCL_S 
+0.9V 
DC-DC Con 
(AOZ1038PI) 
VLCD_POWER(+12V) 
DC-DC Con 
(TPS54327) 
+1.8V 
VLCD_POWER(+12V) 
VLCD_POWER(+12V) 
Vx1 
Rep 
Vx1 
Rep 
Vx1 
Rep 
Vx1 
Rep 
Vx1 
Rep 
Vx1 
Rep 
Vx1 
Rep 
Vx1 
Rep 
I2C HUB 
(PCA9516) 
I2C_EN_M 
I2C_EN_S 
I2C_SDA_1 
I2C_SCL_1 
I2C_SDA_2 
I2C_SCL_2 
I2C_SDA_S 
I2C_SCL_S 
8Lane Vx1 HS 
8Lane Vx1 HS 
Page of 111
Display

Click on the first or last page to see other 84LM9600 (CHASSIS:LB23J) service manuals if exist.